極112，有源區(qū)106內(nèi)的器件102包括源極/漏極區(qū)114、116以及柵極118。在圖1A/1B的實(shí)例中，器件101、102通過設(shè)置在有源區(qū)104、106之間的STI區(qū)120彼此電隔離。
[0040]器件結(jié)構(gòu)100還可包括多個(gè)偽柵疊件122。如本文所使用的，諸如偽柵極或偽柵疊件的“偽”結(jié)構(gòu)應(yīng)被理解為指代用于模仿其他結(jié)構(gòu)的物理屬性(諸如，諸如模仿溝道、柵極和/或其他結(jié)構(gòu)的物理尺寸)的結(jié)構(gòu)，以及指代在最終制造成的器件中在電路上是不可用(即，不是電路中電流路徑的部分)的結(jié)構(gòu)。例如，如本文描述的“偽柵極”被理解為指代在電路上不具功能性作用的柵極。在一些實(shí)例中，偽柵極的使用提供了整個(gè)晶圓表面的基本一致的工藝環(huán)境，這樣在不考慮任何具體的器件布局的情況下提供了(諸如，源極/漏極區(qū)108、110、114、116的)均勻的外延生長(zhǎng)剖面?？蛇x地，在一些實(shí)例中，偽結(jié)構(gòu)可用作“后柵極”工藝的一部分，其中，在半導(dǎo)體器件制造工藝的后段中，有源柵極結(jié)構(gòu)代替了偽柵極結(jié)構(gòu)。如本文所使用的，術(shù)語“有源柵極”用于描述在完成的晶體管器件中的功能性柵極。例如，柵極112、118可包括在器件結(jié)構(gòu)100的最后處理階段中被有源柵極結(jié)構(gòu)(諸如，包括高K/金屬柵疊件)代替的偽柵疊件(諸如，多晶硅偽柵疊件)。然而，在一些情況下，柵極112、118可包括形成為“前柵極”工藝的一部分的有源柵極(諸如，包括高K/金屬柵疊件)，諸如，在形成源極/漏極區(qū)之前形成柵極112、118。
[0041]通常，使用用于制造柵極112、118的相同工藝來制造偽柵疊件122。例如，在一些情況下，偽柵疊件122可包括使用與柵極112、118相同的工藝且與柵極112、118同時(shí)制造的多晶硅偽柵疊件，并且在處理的后段中可被高K/金屬柵疊件代替，其中，柵極112、118也包括多晶娃偽柵疊件。在各種實(shí)例中，偽柵疊件122和柵極112、118中的每一個(gè)可包括介電層和設(shè)置在介電層上方的電極層。例如，介電層可包括二氧化硅、氮化硅、高K介電材料或它們的組合。對(duì)于如上所述的多晶硅偽柵疊件的情況，電極層可包括多晶硅(poly硅)電極層。根據(jù)常規(guī)的工藝技術(shù)，用于偽柵疊件122和柵極122、118中的每一個(gè)的介電層包括厚度為約10埃至20埃的非常薄的氧化層。
[0042]在各種實(shí)例中，基腳(footing)區(qū)形成在有源區(qū)和隔離區(qū)之間的界面處。參照?qǐng)D1B的實(shí)例，基腳區(qū)117形成在有源區(qū)106和STI區(qū)120之間，并且基腳區(qū)119形成在有源區(qū)104和STI區(qū)120之間。此外，在各種實(shí)例中，偽柵極122中的至少一個(gè)形成在基腳區(qū)117和/或119上方。如上所述，考慮到使用與用于制造柵極112、118的工藝相同的工藝可形成偽柵極122，偽柵疊件122的薄氧化層(諸如，約10埃至20埃)形成在基腳區(qū)117和/或119上方。在包括多晶硅偽柵極的實(shí)例中，多晶硅電極層可覆蓋偽柵疊件122的薄氧化層。盡管偽柵極122在電路上不可用，但是偽柵疊件122的薄氧化層在器件操作期間可能不會(huì)提供充分的電隔離，因此，源極區(qū)114和相鄰偽柵極122之間可出現(xiàn)漏電流路徑(諸如，如箭頭121所示)。在一些情況下，漏極區(qū)110和相鄰偽柵極122之間同樣可出現(xiàn)漏電流路徑。更加通常地，在只有薄氧化層(諸如，約10埃至20埃)被提供作為隔離時(shí)，任何源極/漏極區(qū)和相鄰偽柵極122之間都可能出現(xiàn)漏電流路徑。源極/漏極區(qū)和相鄰偽柵疊件之間的這種漏電流不利于器件(諸如，器件101、102)性能和可靠性。在一些情況下，當(dāng)根據(jù)常規(guī)工藝技術(shù)進(jìn)行制造時(shí)特別易于漏電的一個(gè)或多個(gè)偽柵極(例如，諸如箭頭121所示的電流在其中流動(dòng)的偽柵極)可被認(rèn)定為“關(guān)鍵偽柵極”。本發(fā)明的各種實(shí)施例專門針對(duì)減少流經(jīng)這種“關(guān)鍵偽柵極”的漏電流，下文將給出更為詳細(xì)的描述。
[0043]圖2A和圖2B分別示出了包括制造在襯底203 (諸如，硅襯底)上的第一多柵極器件201和第二多柵極202的器件結(jié)構(gòu)200的頂視圖和截面圖。在一些實(shí)例中，第一多柵極器件201和第二多柵極器件202中的每一個(gè)可包括FinFET器件。包括有源區(qū)204，206、源極/漏極區(qū)208，210，214，216、柵極212，218以及STI區(qū)220和偽柵極222的器件結(jié)構(gòu)200可基本與上述參照?qǐng)D1A/1B的器件結(jié)構(gòu)100相同。為了清楚的討論，此處僅標(biāo)出了區(qū)別。例如，盡管器件201、202與圖1B中的STI區(qū)120的實(shí)例相似，通過設(shè)置在有源區(qū)204、206之間的STI區(qū)220彼此電隔離，但是，只有單個(gè)偽柵極222形成在器件201的漏極區(qū)210和器件202的源極區(qū)214之間。圖2A/2B的實(shí)例可諸如通過減小相鄰器件之間的間距來提供減小的器件封裝。
[0044]參照?qǐng)D2B的實(shí)例，基腳區(qū)可形成在有源區(qū)204和相鄰STI區(qū)220之間的界面處和/或基腳區(qū)可形成在有源區(qū)206和相鄰STI區(qū)220之間。在一些實(shí)例中，基腳區(qū)可形成在源極區(qū)214和/或漏極區(qū)210與STI區(qū)220之間的界面處，并且該STI區(qū)220插設(shè)在該源極區(qū)214和該漏極區(qū)210之間。如上討論，考慮到可使用與制造柵極212、218的工藝相同的工藝形成偽柵極222，可形成覆蓋基腳區(qū)的偽柵疊件222的薄氧化層(諸如，約10埃至20埃)。盡管偽柵極222在電路上不可用，但是偽柵疊件222的薄氧化層在器件工作期間可能不會(huì)提供充分的電隔離，因此源極區(qū)214和相鄰偽柵極222之間可能出現(xiàn)漏電流路徑(例如，如箭頭221所示)。在一些情況下，漏極區(qū)210和相鄰的偽柵極222之間同樣可能出現(xiàn)漏電流路徑。在一些實(shí)例中，偽柵極222可能不會(huì)明顯地覆蓋基腳區(qū)。然而，源極/漏極區(qū)和相鄰偽柵極222(諸如，如箭頭221所示)之間可能出現(xiàn)漏電流路徑，特別是僅有薄氧化層(諸如，約10埃至20埃)被提供作為偽柵疊件的介電層時(shí)。如上所討論，并且參照?qǐng)D2B，當(dāng)根據(jù)常規(guī)工藝技術(shù)進(jìn)行制造而對(duì)漏電流(諸如，如箭頭221所示)非常敏感的偽柵極可被認(rèn)定為關(guān)鍵偽柵極。
[0045]如上所述，偽結(jié)構(gòu)(諸如，偽柵極122、222)通常用于例如提供一致的工藝環(huán)境(諸如，為源極/漏極的外延)和/或作為“后柵極”工藝的一部分，在該“后柵極”工藝中，有源柵極結(jié)構(gòu)在半導(dǎo)體器件制造工藝的后段中代替?zhèn)螙艠O結(jié)構(gòu)。這種偽結(jié)構(gòu)與先進(jìn)的制造工藝的集成，進(jìn)而與先進(jìn)的晶體管器件(諸如，F(xiàn)inFET器件)的集成已產(chǎn)生了許多新挑戰(zhàn)。至少一種挑戰(zhàn)涉及使用相同的制造工藝來制造偽柵極結(jié)構(gòu)(諸如，偽柵疊件122、222)和柵極112、118、212、218。例如，與用于功能性柵疊件的制造相同的具有薄(諸如，約10埃至20埃)介電層的偽柵極的制造可導(dǎo)致從源極/漏極區(qū)至相鄰偽柵疊件的漏電流路徑的形成，其中，該漏電流路徑經(jīng)過該偽柵疊件的薄介電層。如上所述，當(dāng)偽柵極結(jié)構(gòu)(其具有薄介電層)形成在基腳區(qū)上方時(shí)，這個(gè)問題更加惡化，因此可增加至偽柵疊件或來自偽柵疊件的漏電流。
[0046]本發(fā)明的實(shí)施例相對(duì)于現(xiàn)有技術(shù)提供了一些優(yōu)點(diǎn)，但是應(yīng)該理解，其他實(shí)施例可提供不同的優(yōu)點(diǎn)，本文中不必討論所有的優(yōu)點(diǎn)，并且不是所有的實(shí)施例都需要特定的優(yōu)點(diǎn)。例如，本文討論的實(shí)施例包括偽柵極結(jié)構(gòu)和在多柵極器件結(jié)構(gòu)(諸如，F(xiàn)inFET器件結(jié)構(gòu))內(nèi)實(shí)施例偽柵極結(jié)構(gòu)的方法。在一些實(shí)施例中，厚柵介質(zhì)(諸如，約30埃至50埃)用于形成一個(gè)或多個(gè)“關(guān)鍵偽柵極”。在多個(gè)實(shí)施例中，厚柵介質(zhì)與用于形成輸入/輸出(I/O)晶體管(形成在襯底的I/O區(qū)中)的柵介質(zhì)的介電質(zhì)相同。如本文所使用的，關(guān)鍵偽柵極包括按照常規(guī)工藝技術(shù)來制造從而對(duì)高漏電流敏感的偽柵極(諸如，多晶硅偽柵極)。常規(guī)工藝技術(shù)可使用相同的介電質(zhì)沉積工藝來同時(shí)形成柵極(其為或?qū)⒆優(yōu)橛性礀艠O)和偽柵極的薄介電層(諸如，約10埃至20埃)，這可引起所謂的關(guān)鍵偽柵極中的過多的漏電流。本發(fā)明的實(shí)施例提供了使用單獨(dú)的工藝(即，用于形成襯底的I/O區(qū)中的I/O晶體管的柵介質(zhì)的介電質(zhì)沉積工藝)來形成關(guān)鍵偽柵極的厚介電層(諸如，約30埃至50埃)，從而為關(guān)鍵偽柵極提供增強(qiáng)的電隔離以及保證關(guān)鍵偽柵極在器件工作期間在電路上不可用。本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到本文描述的方法和器件的其他好處和優(yōu)點(diǎn)，并且所述實(shí)施例并不意在對(duì)超出下列權(quán)利要求中所具體引用的內(nèi)容進(jìn)行限制。
[0047]現(xiàn)參照?qǐng)D3，示出了在諸如FinFET器件內(nèi)制造偽柵極結(jié)構(gòu)的方法300。盡管FinFET器件的上下文中給出了描述，但是應(yīng)該理解，方法300可應(yīng)用于其他結(jié)構(gòu)的晶體管(包括諸如平面型晶體管或其他多柵極晶體管)。在一些實(shí)施例中，如下文參照?qǐng)D4A/4B/4C/4D和圖5至圖10進(jìn)行的描述，方法300可用于制造半導(dǎo)體器件結(jié)構(gòu)400。如上述參照?qǐng)D1A/1B和圖2A/2B的器件結(jié)構(gòu)100、200所討論的一個(gè)或多個(gè)方面還可應(yīng)用于方法300以及器件結(jié)構(gòu)400。此外，圖4A/4B/4C/4D和圖5至圖10提供了根據(jù)圖3的方法300的一個(gè)或多個(gè)方面制造的示例性半導(dǎo)體器件結(jié)構(gòu)400的自頂向下的視圖和/或截面圖。
[0048]應(yīng)該理解，通過已知的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)基礎(chǔ)工藝流程可制造方法300的各部分和/或器件結(jié)構(gòu)400的各部分，因此此處僅簡(jiǎn)要描述一些工藝。此外，器件結(jié)構(gòu)400可包括其他各種器件和部件(諸如，附加的晶體管、雙極結(jié)晶體管、電阻器、電容器、二極管、熔斷器等)，但是為了更好地理解本發(fā)明的發(fā)明構(gòu)思而簡(jiǎn)化了器件結(jié)構(gòu)400。此外，在一些實(shí)施例中，半導(dǎo)體器件結(jié)構(gòu)400包括可互連的多個(gè)半導(dǎo)體器件(諸如，晶體管)。
[0049]器件結(jié)構(gòu)400可以是在制造集成電路或其中一部分的期間制造的中間器件，該集成電路可包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和/或其他邏輯電路、無源組件(諸如，電阻器、電容器和電感器)和有源組件(諸如，P溝道場(chǎng)效應(yīng)晶體管(PFET)、N溝道FET(NFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)晶體管、高壓晶體管、高頻晶體管、其他存儲(chǔ)單元和/或它們的組合)。
[0050]在討論方法300的細(xì)節(jié)之前，提供并討論一種根據(jù)方法300制造的半導(dǎo)體器件結(jié)構(gòu)400 (圖4A/4B所示)，以清楚本發(fā)明的一個(gè)或多個(gè)方面。特別是，圖4A/4B分別示出了包括制造在襯底403上的第一多柵極器件401和第二多柵極器件402的半導(dǎo)體器件結(jié)構(gòu)400的頂視圖和截面圖。在一些實(shí)施例中，第一多柵極器件401和第二多柵極器件402中的每一個(gè)可包括多柵極器件(諸如，F(xiàn)inFET器件)。如圖4A/4B所示，器件結(jié)構(gòu)400的部分可與器件結(jié)構(gòu)100、200的一個(gè)或多個(gè)方面相似。然而，本發(fā)明的一些實(shí)施例還提供了多方面的內(nèi)容以克服與偽柵極結(jié)構(gòu)和先進(jìn)的半導(dǎo)體器件的集成相關(guān)(例如，根據(jù)常規(guī)制造技術(shù)制造的器件結(jié)構(gòu)(諸如，器件結(jié)構(gòu)100、200))的一個(gè)