溝槽型功率器件的制造方法和溝槽型功率器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及溝槽型功率器件技術(shù)領(lǐng)域，具體而言，涉及一種溝槽型功率器件的制造方法和一種溝槽型功率器件。
【背景技術(shù)】
[0002]在硅功率器件中，溝槽是由靜態(tài)感應(yīng)晶體管、結(jié)型場(chǎng)效應(yīng)晶體管，MOS，IGBT等常用結(jié)構(gòu)組成，其中，靜態(tài)感應(yīng)晶體管、結(jié)型場(chǎng)效應(yīng)晶體管需要在溝槽內(nèi)制備金屬作為肖特基，DMOS, IGBT等需要在溝槽內(nèi)通過(guò)熱氧化形成二氧化硅絕緣層，并通過(guò)填充導(dǎo)電多晶硅形成柵極。溝槽通常是通過(guò)在硅片上制造掩膜圖形，然后采用干法刻蝕形成的(少數(shù)器件也可以使用濕法刻蝕)，其中，掩膜材料可以選用金屬，介質(zhì)，光刻膠等。通過(guò)采用干法刻蝕工藝溝槽時(shí)，雖然可以在硅片的任意晶向上刻蝕，但是在不同的晶面和晶向上的電子和空穴的遷移率不同，刻蝕出的溝槽性能有明顯差別。在實(shí)際情況下，絕大多數(shù)情況下溝槽型功率器件的溝槽底部和側(cè)壁都會(huì)有電流流過(guò)，因此溝槽底部和側(cè)壁的晶向和晶面對(duì)電子和空穴遷移率的影響，會(huì)直接影響器件的性能。同時(shí)，在硅表面刻蝕溝槽時(shí)，槽底部的晶向與硅片表面的晶向相同，而槽側(cè)壁面的晶向取決于刻槽時(shí)所選取的晶向。
[0003]對(duì)于N型溝道的器件而言，參與導(dǎo)電的主要是電子(硅片電子遷移率排列為:晶面(100)>晶面(111)>晶面(110)，因此通常選用晶面(100)的硅片。但是，目前，在對(duì)常用的N型溝道功率器件進(jìn)行溝槽刻蝕時(shí)如圖1A和IB所示，溝槽刻蝕方向通常平行或垂直于晶向[110]，因此，刻蝕后溝槽底部晶向[100]，溝槽側(cè)壁晶向[110]，但溝槽側(cè)壁晶向?yàn)閇110]時(shí)，電子通過(guò)溝槽側(cè)壁時(shí)遷移率較低，導(dǎo)致N型溝道功率器件的性能很差。
[0004]在硅微波及功率器件中，密集溝槽是靜態(tài)感應(yīng)晶體管、結(jié)型場(chǎng)效應(yīng)晶體管，M0S，IGBT等常用的結(jié)構(gòu)，靜態(tài)感應(yīng)晶體管、結(jié)型場(chǎng)效應(yīng)晶體管需要在溝槽內(nèi)制備金屬作為肖特基接觸，DMOS，IGBT等需要在溝槽內(nèi)通過(guò)熱氧化形成二氧化硅絕緣層，然后填充導(dǎo)電多晶硅形成柵極。溝槽的通常通過(guò)在硅片上制造掩膜圖形，然后采用干法刻蝕形成，少數(shù)器件也可以使用濕法刻蝕，掩膜材料可以選用金屬，介質(zhì)，光刻膠。在干法和濕法刻蝕過(guò)程中都無(wú)法避免對(duì)溝槽內(nèi)壁造成損傷，形成損傷層，在溝槽底部形成突起。對(duì)MOS，IGBT等功率器件而言損傷層和底部突起會(huì)影響其后在溝槽內(nèi)部生長(zhǎng)二氧化硅絕緣層的質(zhì)量，增大漏電影響器件性能。對(duì)微波器件而言柵金屬生長(zhǎng)在不平整表面上會(huì)導(dǎo)致柵金屬突起，影響器件的頻率特性和可靠性。為了提高溝槽平整度，消除損傷層，目前使用的方法主要有兩種:1.在高溫惰性氣體環(huán)境下進(jìn)行退火，修復(fù)溝槽表面的損傷。該方法無(wú)法完全修復(fù)損傷，但不會(huì)影響到溝槽尺寸。2.采用熱氧化方法在溝槽內(nèi)壁形成犧牲氧化層，受損的硅層形成氧化層后，使用濕法腐蝕去除該氧化層。該方法基本能夠完全去除損傷層，但需要消耗一定厚度的硅層，這會(huì)影響到溝槽尺寸和形貌，使器件的有效區(qū)域減少，進(jìn)而影響器件性能。同時(shí)為了保證其后形成的二氧化硅絕緣層生長(zhǎng)在完全潔凈的界面上，犧牲氧化層的厚度不能太薄，這進(jìn)一步限制了該方法在高密度溝槽器件中的應(yīng)用。
[0005]目前常用的提高溝槽形貌的方法2簡(jiǎn)單示意如圖1C至IG:
[0006]示意圖中:I表示硅片，2表示掩膜材料，3表示氧化層
[0007]步驟一，如圖1C所示，在硅片表面形成掩膜圖形。
[0008]步驟二，如圖1D所示，使用干法刻蝕在硅片上形成溝槽。
[0009]步驟三，如圖1E所示，去除掩膜。
[0010]步驟四，如圖1F所示，通過(guò)熱氧化在硅片表面形成犧牲氧化層。
[0011]步驟五，如圖1G所示，使用濕法腐蝕去除犧牲氧化層。
[0012]因此，如何提高溝槽型功率器件的性能，成為目前亟待解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0013]本發(fā)明正是基于上述問(wèn)題，提出了一種新的技術(shù)方案，可以提高N型溝槽型功率器件的性能。
[0014]有鑒于此，本發(fā)明提出了一種溝槽型功率器件的制造方法，包括:在硅片表面刻蝕第一溝槽，以得到刻蝕后的硅片，其中，所述溝槽的刻蝕方向?yàn)閇110]晶向方向旋轉(zhuǎn)45度。
[0015]在該技術(shù)方案中，對(duì)于娃片而言，娃片電子遷移率排列為:晶面(100)>晶面(111) >晶面(110)，如果溝槽的刻蝕方向?yàn)榫騕110]，則刻蝕后溝槽底部晶向?yàn)閇100]，溝槽的側(cè)壁晶向?yàn)閇110]，此時(shí)電流流過(guò)溝槽側(cè)壁時(shí)，電子遷移率很低，溝槽型功率器件的導(dǎo)電率低，器件的性能差；但如果將溝槽的刻蝕方向沿晶向[110]方向旋轉(zhuǎn)45度，則刻蝕后的溝槽底部側(cè)壁的晶向均為[100]，此時(shí)，側(cè)壁的電子遷移率較高，溝槽型器件的性能得到明顯提高。因此，通過(guò)本技術(shù)方案，可以提高溝槽型器件側(cè)面壁的電子遷移率，進(jìn)而提高溝槽型器件的性能。
[0016]在上述技術(shù)方案中，優(yōu)選地,所述硅片的表面晶面為(100)。
[0017]在該技術(shù)方案中，由于在硅表面刻蝕溝槽時(shí)，槽底部的晶向與硅片表面的晶向相同，所以硅片的表面晶面為(100)時(shí)，溝槽型器件的槽底部的晶面也為(100)。同時(shí)，根據(jù)硅片電子遷移率排列可知，當(dāng)硅片的表面晶面為(100)時(shí)，電子的遷移率較高，所以，在硅片的表面晶面為(100)的硅片上刻蝕出來(lái)的溝槽型器件的底槽的導(dǎo)電性能很好。因此，通過(guò)本技術(shù)方案，可以進(jìn)一步地提高了溝槽型器件的性能。
[0018]在上述技術(shù)方案中，優(yōu)選地，還包括:在所述刻蝕后的硅片上生長(zhǎng)掩膜材料，以形成掩膜圖形；使用干法刻蝕方法對(duì)形成掩膜圖形的硅片進(jìn)行刻蝕，形成第二溝槽；去除所述形成掩膜圖形的硅片上的掩膜材料；在去除所述掩膜材料的硅片的表面制備多晶硅層；對(duì)所述多晶硅層進(jìn)行熱氧化，以使所述多晶硅層全部反應(yīng)生成氧化層；去除所述氧化層；對(duì)去除所述氧化層的硅片進(jìn)行熱氧化，以形成犧牲氧化層；去除所述犧牲氧化層。
[0019]在該技術(shù)方案中，通過(guò)調(diào)整工藝條件，使多晶硅層全部反應(yīng)生成二氧化硅層，與多晶硅接觸的硅層中也有很薄的厚度生成二氧化硅，從而保證界面處得缺陷和陷阱數(shù)量最小化，為其后的犧牲氧化奠定了基礎(chǔ)。而在去除氧化層后，對(duì)硅片進(jìn)行二次氧化，形成犧牲氧化層，由于第一次氧化在溝槽內(nèi)壁生成了良好的界面，減少了缺陷和陷阱，二次氧化需要的氧化層厚度能夠大幅度減少。氧化層厚度減少，消耗的硅層厚度也會(huì)減少，這保證了溝槽的尺寸，提高了芯片面積利用率，降低了器件制造成本。另外由于溝槽形貌得到改善，最終制成器件的性能和可靠性都大幅提高。
[0020]在上述技術(shù)方案中，優(yōu)選地，所述掩膜材料包括光刻膠和/或介質(zhì)層。
[0021]在上述技術(shù)方案中，優(yōu)選地，所述干法刻蝕方法包括反應(yīng)離子刻蝕方法和/或感應(yīng)耦合離子體方法。
[0022]在上述技術(shù)方案中，優(yōu)選地，所述第二溝槽的深度為0.lum-10um。
[0023]在上述技術(shù)方案中，優(yōu)選地，所述多晶硅層的厚度為0.0lum-0.5um。
[0024]在上述技術(shù)方案中，優(yōu)選地，所述熱氧化包括干氧氧化和濕氧氧化。
[0025]在上述技術(shù)方案中，優(yōu)選地，所述犧牲氧化層的厚度為0.0lum-0.um。
[0026]本發(fā)明的另一方面提出了一種溝槽型功率器件，所述溝槽型功率器件由上述任一項(xiàng)所述的溝槽型功率器件的制造方法制作而成。
[0027]在該技術(shù)方案中，由于第一次氧化在溝槽內(nèi)壁生成了良好的界面，減少了缺陷和陷阱，二次氧化需要的氧化層厚度能夠大幅度減少，氧化層厚度減少，消耗的硅層厚度也會(huì)減少，這