保證了溝槽的尺寸，提高了芯片面積利用率，降低了器件制造成本。使用該方法后由于溝槽形貌的到改善，最終制成器件的性能和可靠性都大幅提高。
【附圖說明】
[0028]圖1A和IB示出了相關(guān)技術(shù)中在晶面(100)的晶片上刻蝕溝槽的方向示意圖；
[0029]圖1C至IG示出了相關(guān)技術(shù)中溝槽型功率器件的制造方法的過程示意圖；
[0030]圖2示出了根據(jù)本發(fā)明的實(shí)施例的在晶面為(100)的晶片上沿不同方向刻蝕溝槽的方向示意圖；
[0031]圖3A和3B示出了根據(jù)本發(fā)明的實(shí)施例的沿晶向[110]方向旋轉(zhuǎn)45°刻蝕溝槽的方向示意圖；
[0032]圖4A至圖4H示出了根據(jù)本發(fā)明的實(shí)施例的溝槽型功率器件的制造方法的過程示意圖。
【具體實(shí)施方式】
[0033]為了能夠更清楚地理解本發(fā)明的上述目的、特征和優(yōu)點(diǎn)，下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0034]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述的其他方式來實(shí)施，因此，本發(fā)明的保護(hù)范圍并不受下面公開的具體實(shí)施例的限制。
[0035]圖2示出了根據(jù)本發(fā)明的實(shí)施例的在晶面(100)的晶片上沿不同方向刻蝕溝槽的方向示意圖。
[0036]通過采用干法刻蝕N型溝槽器件時，可以在硅片沿任意晶向刻蝕(如圖2所示)，但晶向不同，原子排列不同，原子結(jié)合的強(qiáng)弱不同，從而使得電子遷移率不同，N型溝槽器件的性能也不同。
[0037]圖3A和3B示出了根據(jù)本發(fā)明的實(shí)施例的沿晶向[110]方向旋轉(zhuǎn)45°刻蝕溝槽的方向示意圖。
[0038]如圖3A和3B所示，針對溝槽型N型溝槽功率器件，采用表面為晶面(100)的硅片，以晶向[110]方向旋轉(zhuǎn)45°刻蝕溝槽時，溝槽底部和側(cè)壁均為晶向[100]，電子遷移率均得到了有效地提高，進(jìn)而提高了 N型溝槽功率器件性能。
[0039]如圖4A至圖4H所示，根據(jù)本發(fā)明的實(shí)施例的溝槽型功率器件的制造方法的過程為:
[0040]如圖4A所示，在刻蝕后的硅片402上生長掩膜材料404，以形成掩膜圖形；
[0041]如圖4B所示，使用干法刻蝕方法對形成掩膜圖形的硅片402進(jìn)行刻蝕，形成第二溝槽；
[0042]如圖4C所示，去除所述形成掩膜圖形的硅片上的掩膜材料404 ；
[0043]如圖4D所示，在去除所述掩膜材料的硅片402的表面制備多晶硅層406 ；
[0044]如圖4E所示，進(jìn)行熱氧化，通過調(diào)整工藝條件，使多晶硅層406全部反應(yīng)生成二氧化硅層408 (即氧化層408)，與多晶硅接觸的硅層中也有很薄的厚度生成二氧化硅，從而保證界面處得缺陷和陷阱數(shù)量最小化，為其后的犧牲氧化奠定了基礎(chǔ)；
[0045]如圖4F所示，去除所述氧化層408 ；
[0046]如圖4G所示，對去除所述氧化層408的硅片402進(jìn)行熱氧化，以形成犧牲氧化層410 ；
[0047]如圖4H所示，去除所述犧牲氧化層410。
[0048]在該技術(shù)方案中，通過調(diào)整工藝條件，使多晶硅層全部反應(yīng)生成二氧化硅層，與多晶硅接觸的硅層中也有很薄的厚度生成二氧化硅，從而保證界面處得缺陷和陷阱數(shù)量最小化，為其后的犧牲氧化奠定了基礎(chǔ)。而在去除氧化層后，對硅片進(jìn)行二次氧化，形成犧牲氧化層，由于第一次氧化在溝槽內(nèi)壁生成了良好的界面，減少了缺陷和陷阱，二次氧化需要的氧化層厚度能夠大幅度減少。氧化層厚度減少，消耗的硅層厚度也會減少，這保證了溝槽的尺寸，提高了芯片面積利用率，降低了器件制造成本。另外由于溝槽形貌得到改善，最終制成器件的性能和可靠性都大幅提高。
[0049]在上述技術(shù)方案中，優(yōu)選地，所述掩膜材料包括光刻膠和/或介質(zhì)層。
[0050]在上述技術(shù)方案中，優(yōu)選地，所述干法刻蝕方法包括反應(yīng)離子刻蝕方法和/或感應(yīng)耦合離子體方法。
[0051]在上述技術(shù)方案中，優(yōu)選地，所述第二溝槽的深度為0.lum-10um。
[0052]在上述技術(shù)方案中，優(yōu)選地，所述多晶硅層的厚度為0.0lum-0.5um。
[0053]在上述技術(shù)方案中，優(yōu)選地，所述熱氧化包括干氧氧化和濕氧氧化。
[0054]在上述技術(shù)方案中，優(yōu)選地，所述犧牲氧化層的厚度為0.0lum-0.um。
[0055]以上結(jié)合附圖詳細(xì)說明了本發(fā)明的技術(shù)方案，通過本發(fā)明的技術(shù)方案，可以改變N型溝槽型功率器件側(cè)面壁的晶向，從而提高N型溝槽型功率器件的性能，另外，還提高了芯片面積利用率，降低了器件制造成本。
[0056]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種溝槽型功率器件的制造方法，其特征在于，包括: 在硅片表面刻蝕第一溝槽，以得到刻蝕后的硅片，其中，所述第一溝槽的刻蝕方向?yàn)榫騕110]方向旋轉(zhuǎn)45度。2.根據(jù)權(quán)利要求1所述的溝槽型功率器件的制造方法，其特征在于，所述硅片的表面晶面為(100)。3.根據(jù)權(quán)利要求1所述的溝槽型功率器件的制造方法，其特征在于，還包括: 在所述刻蝕后的硅片上生長掩膜材料，以形成掩膜圖形； 使用干法刻蝕方法對形成掩膜圖形的硅片進(jìn)行刻蝕，形成第二溝槽； 去除所述形成掩膜圖形的硅片上的掩膜材料； 在去除所述掩膜材料的硅片的表面制備多晶硅層； 對所述多晶硅層進(jìn)行熱氧化，以使所述多晶硅層全部反應(yīng)生成氧化層； 去除所述氧化層； 對去除所述氧化層的硅片進(jìn)行熱氧化，以形成犧牲氧化層； 去除所述犧牲氧化層。4.根據(jù)權(quán)利要求3所述的溝槽型功率器件的制造方法，其特征在于， 所述掩膜材料包括光刻膠和/或介質(zhì)層。5.根據(jù)權(quán)利要求3所述的溝槽型功率器件的制造方法，其特征在于，所述干法刻蝕方法包括反應(yīng)離子刻蝕方法和/或感應(yīng)耦合離子體方法。6.根據(jù)權(quán)利要求3所述的溝槽型功率器件的制造方法，其特征在于，所述第二溝槽的深度為 0.lum-10um。7.根據(jù)權(quán)利要求3所述的溝槽型功率器件的制造方法，其特征在于，所述多晶硅層的厚度為 0.0lum-0.5um。8.根據(jù)權(quán)利要求3所述的溝槽型功率器件的制造方法，其特征在于，所述熱氧化包括干氧氧化和濕氧氧化。9.根據(jù)權(quán)利要求3所述的溝槽型功率器件的制造方法，其特征在于，所述犧牲氧化層的厚度為0.0lum-0.um。10.一種溝槽型功率器件，其特征在于，所述溝槽型功率器件由如權(quán)利要求1至9中任一項(xiàng)所述的溝槽型功率器件的制造方法制作而成。
【專利摘要】本發(fā)明提供了一種溝槽型功率器件的制造方法和一種溝槽型功率器件，其中，溝槽型功率器件的制造方法包括：在硅片表面刻蝕溝槽，其中，所述溝槽的刻蝕方向?yàn)榫騕110]方向旋轉(zhuǎn)45度。通過本技術(shù)方案，可以改變N型溝槽型功率器件側(cè)面壁的晶向，從而提高N型溝槽型功率器件的性能。
【IPC分類】H01L29/04, H01L21/02
【公開號】CN105575761
【申請?zhí)枴緾N201410539247
【發(fā)明人】李理, 馬萬里, 趙圣哲
【申請人】北大方正集團(tuán)有限公司, 深圳方正微電子有限公司
【公開日】2016年5月11日
【申請日】2014年10月13日