具有金屬-絕緣體-硅接觸件的存儲器件和集成電路器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明構(gòu)思的各實施例涉及這樣的集成電路器件(例如，存儲器件)，即，在該器件中堆疊了相對于硅襯底具有較小的導(dǎo)帶帶階的低電阻絕緣層以及位于硅襯底和絕緣層之間的導(dǎo)電金屬，從而可保證工藝裕度，可減小接觸電阻并且盡可能使泄漏電流最小化。
【背景技術(shù)】
[0002]隨著增加存儲器件(例如，DRAM)中的集成度的趨勢，布置在存儲單元中的圖案已被進一步小型化。
[0003]具體地，當(dāng)用多晶硅來形成將晶體管電連接至電容的隱埋接觸件時，較小尺寸的隱埋接觸件會導(dǎo)致出現(xiàn)缺陷，例如裂縫缺陷、多晶空隙、多晶硅的摻雜濃度不足。
[0004]為了改善這一問題，已經(jīng)有人提出了許多不同的技術(shù)。

【發(fā)明內(nèi)容】

[0005]—種存儲器件可以包括:在襯底中具有源極/漏極區(qū)的有源區(qū)、與有源區(qū)交叉的柵線、與所述源極/漏極區(qū)的上表面接觸的低電阻絕緣層以及位于所述源極/漏極區(qū)的上表面上的接觸件。所述接觸件可與所述低電阻絕緣層接觸，并且可包括導(dǎo)電金屬。該器件還可包括電連接至所述接觸件的存儲電容。
[0006]—種存儲器件可以包括:襯底、在襯底中具有第一源極/漏極區(qū)和第二源極/漏極區(qū)的至少一個有源區(qū)、與有源區(qū)交叉的柵線、與第一源極/漏極區(qū)接觸的第一低電阻絕緣層、與第一低電阻絕緣層接觸且包括導(dǎo)電金屬的位線插塞、與位線插塞接觸且與柵線交叉的位線、與第二源極/漏極區(qū)接觸的第二低電阻絕緣層以及與第二低電阻絕緣層接觸且包括導(dǎo)電金屬的隱埋接觸件。
[0007]—種存儲器件可以包括:具有源極/漏極區(qū)的襯底、與源極/漏極區(qū)接觸的低電阻絕緣層，以及與低電阻絕緣層接觸且包括導(dǎo)電金屬的棒形接觸電極。
[0008]—種集成電路器件可以包括:襯底中的有源區(qū)、有源區(qū)中的柵電極、與有源區(qū)中的柵電極的一側(cè)相鄰的源極/漏極區(qū)，以及位于有源區(qū)上的層間絕緣層。所述源極/漏極區(qū)可包括經(jīng)摻雜的半導(dǎo)體材料，所述層間絕緣層可包括暴露出源極/漏極區(qū)的上表面的凹進。該器件還包括位于所述凹進中且包括第一金屬的導(dǎo)電插塞，以及位于凹進中且包括第二金屬的絕緣層。所述絕緣層可在源極/漏極區(qū)的上表面與導(dǎo)電插塞的下表面之間延伸，并且可以接觸經(jīng)摻雜的半導(dǎo)體材料。
【附圖說明】
[0009]通過參照示出了本發(fā)明構(gòu)思的各實施例的附圖，將對本發(fā)明構(gòu)思的以上及其他特征和優(yōu)勢進行討論。在不同的視圖中，相同的附圖標(biāo)記始終表示相同的部分。附圖無需符合比例，而是著重于說明本發(fā)明構(gòu)思的原理。在附圖中:
[0010]圖1是根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件的單元區(qū)域和外圍區(qū)域的平面圖；
[0011]圖2A、圖2B和圖2C是存儲器件分別沿著圖1中的線1_1’、線11-11’和線Ill-1ll’的截面圖；
[0012]圖3A是示出金屬-半導(dǎo)體(MS)接觸件和金屬-絕緣體-半導(dǎo)體(MIS)接觸的電阻率的曲線圖，這些接觸件的肖特基勢皇高度(SBH)根據(jù)各自摻雜濃度而有所不同；
[0013]圖3B是示出接觸電阻率根據(jù)絕緣材料層的厚度而變化的曲線圖；
[0014]圖3C是根據(jù)本發(fā)明構(gòu)思的一些實施例示出根據(jù)絕緣材料層的厚度的MIS接觸件的接觸電阻特性的曲線圖；
[0015]圖4A和圖4B是存儲器件沿著圖1的線1_1’和線I1-1I’的截面圖，圖4C是該存儲器件沿著圖1的線in-1n’的截面圖；
[0016]圖5A是圖2A中的局部Fl的放大圖，圖5B是圖4A中的局部F2的放大圖；
[0017]圖6A和圖6B是圖2A中的局部F3的放大圖；
[0018]圖6C是示出隱埋接觸件、接合焊盤和第一存儲電極的布置的平面圖；
[0019]圖7A、圖8A、圖9A、圖1OA和圖1lA是存儲器件沿著圖1的線1-1’的截面圖，圖7B、圖8B、圖9B、圖1OB和圖1lB是該存儲器件沿著圖1的線11-11’的截面圖，圖8C、圖9C、圖1OC和圖1lC是該存儲器件沿著圖1的線II1-1II’的截面圖；
[0020]圖12A、圖13A和圖14A，圖12B、圖13B和圖14B，以及圖13C和圖14C分別是存儲器件沿著圖1中的線1-1’、線11-11’和線II1-1II’的截面圖；
[0021]圖15是包括根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件的模塊；
[0022]圖16是包括根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件的電子系統(tǒng)的框圖；以及
[0023]圖17是包括根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件的電子系統(tǒng)的示意性框圖。
【具體實施方式】
[0024]現(xiàn)在將結(jié)合示出了部分實施例的附圖，更加全面地描述多種不同的實施例。然而，可以按照不同的方式實施這些發(fā)明構(gòu)思，而不應(yīng)將這些發(fā)明構(gòu)思理解為限于本文闡述的實施例。相反，提供這些實施例是為了使本公開是徹底和完整的，并且向本領(lǐng)域的技術(shù)人員充分傳達本發(fā)明構(gòu)思。
[0025]本文所使用的數(shù)據(jù)僅用于描述特定的實施例，而非旨在限定本發(fā)明構(gòu)思。如本文所使用的那樣，除非在上下文中另外明確表示，否則單數(shù)形式“一”、“一個”和“該”也旨在包括復(fù)數(shù)形式。應(yīng)當(dāng)理解，當(dāng)術(shù)語“包含”、“包含……的”、“包括”和/或“包括……的”用于本說明書時，其指示了存在所陳述的特征、步驟、操作、元件和/或部件，但并不排除存在或增加其他一個或多個特征、步驟、操作、元件、部件和/或它們的組。
[0026]應(yīng)當(dāng)理解，當(dāng)一個元件或?qū)颖环Q作“位于”另一元件或?qū)印吧稀薄ⅰ斑B接至”或“耦接至”另一元件或?qū)訒r，所述一個元件或?qū)涌梢灾苯游挥诹硪辉驅(qū)由稀⒅苯舆B接或耦接至另一元件或?qū)?，也可以存在中間元件或中間層。與之相反，當(dāng)一個元件被稱作“直接位于”另一元件或?qū)印吧稀薄ⅰ爸苯舆B接至”或“直接耦接至”另一元件或?qū)訒r，則不存在中間元件或中間層。如本文所使用的那樣，術(shù)語“和/或”包括所列相關(guān)項目中的一個或多個的任意和所有組合。
[0027]為了便于描述，本文可以使用空間相對術(shù)語，諸如“之下”、“位于……下方”、“下部”、“位于……上方”、“上部”等，來描述附圖所示的一個元件或特征與另一個(一些)元件或特征的關(guān)系。應(yīng)當(dāng)理解，空間相對術(shù)語旨在涵蓋在使用中或操作中的器件除了附圖所示的指向之外的不同的指向。例如，如果附圖中的器件被翻轉(zhuǎn)，則被描述為“位于”其他元件或特征“下方”或者其他元件或特征“之下”的器件將指向為“位于”其他元件或特征“上方”。因此，術(shù)語“位于……下方”可以涵蓋“位于……上方”和“位于……下方”這兩個指向?？梢詫ζ骷硗獾剡M行指向(旋轉(zhuǎn)90度或以其他指向)，并相應(yīng)地解釋本文所使用的空間相對描述詞。
[0028]下面將參照作為理想示圖的截面圖和/或平面圖描述本發(fā)明構(gòu)思的部分實施例。在附圖中，為了有效描述技術(shù)內(nèi)容，放大了層和區(qū)域的厚度?？梢酝ㄟ^制造技術(shù)和/或公差修改各實施例的形式。因此，本發(fā)明構(gòu)思的各實施例并非旨在限于示出的具體形式，而是包括根據(jù)制造過程而產(chǎn)生的各種形式的修改。例如，示為具有直角的刻蝕區(qū)可以是圓形或者具有特定的曲率。因此，在附圖中示出的區(qū)域可以具有概述屬性，并且各區(qū)域的形狀被示為器件的各區(qū)域的特定形式，而非旨在限定本發(fā)明構(gòu)思的范圍。
[0029]在本文中，相同的附圖標(biāo)記在附圖中表示相同的元件。因此，雖然并未在某一附圖中提及或描述相同的附圖標(biāo)記或相似的附圖標(biāo)記，但是將參照其他附圖對它們進行描述。此外，雖然并未示出附圖標(biāo)記，但是將參照其他附圖對其進行描述。
[0030]在本文中，可以相對地使用諸如“前側(cè)”和“后側(cè)”之類的術(shù)語，以便易于理解本發(fā)明構(gòu)思。相應(yīng)地，“前側(cè)”和“后側(cè)”不會表示任何特定的方向、位置或部件，而是能夠可交換地進行使用。例如，“前側(cè)”可被解釋為“后側(cè)”，反之亦然。此外，可以將“前側(cè)”表示為“第一側(cè)面”，并將“后側(cè)”表示為“第二側(cè)面”，反之亦然。然而，在同一個實施例中不能可交換地使用“前側(cè)”和“后側(cè)”。
[0031]術(shù)語“附近”旨在表示兩個或兩個以上的部件中的一個位于相對靠近另一個特定元件的鄰近區(qū)域內(nèi)。例如，應(yīng)當(dāng)理解，當(dāng)?shù)谝荒┒嗽诘谝粋?cè)附近時，第一末端可以比第二末端更靠近第一側(cè)，或者第一末端可以更靠近第一側(cè)而非更靠近第二側(cè)。
[0032]圖1是根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件的單元區(qū)域和外圍區(qū)域的平面圖。
[0033]參照圖1，根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件100可包括襯底102、柵線疊層108、位線插塞114、位線疊層BLS、隱埋接觸件138、外圍柵電極疊層PGS以及源極/漏極接觸件146。
[0034]襯底102可以包括單元區(qū)域CA和外圍區(qū)域PA。襯底102可以包括硅襯底或鍺硅襯底。單元區(qū)域CA可以包括棒形有源區(qū)AA和器件隔離區(qū)DI，每個器件隔離區(qū)DI對有源區(qū)AA進行分隔。此外，外圍區(qū)域PA可以包括外圍有源區(qū)PAA和外圍器件隔離區(qū)Η)Ι。
[0035]在單元區(qū)域CA中，柵線疊層108可以沿著第一方向延伸穿過有源區(qū)AA和器件隔離區(qū)DI，并可以在垂直于第一方向的第二方向上彼此分離。位線疊層BLS可以沿著第二方向延伸，并可以在第一方向上彼此分離。可以將柵線疊層108隱埋在襯底102中。位線疊層BLS可以電連接至位線插塞114。位線疊層BLS和位線插塞114可以分離地形成，或者可以一體化地形成。在一些實施例中，位線疊層BLS和位線插塞114可以具有整體結(jié)構(gòu)，從而彼此相連?？梢栽诒粌蓚€相鄰的位線疊層BLS和兩個相鄰的柵線疊層108包圍的區(qū)域中形成隱埋接觸件138。在平面圖中，每個隱埋接觸件138可以具有矩形。
[0036]在外圍區(qū)域PA中，可以形成外圍柵電極疊層PGS，使其與外圍有源區(qū)PAA交叉，并在外圍有源區(qū)PAA不接觸外圍柵電極疊層PGS的部分中形成源極/漏極接觸件146。與源極/漏極接觸件146接觸的外圍有源區(qū)PAA可以是摻雜有雜質(zhì)的外圍源極/漏極區(qū)PSD。此外，可以在外圍源極/漏極區(qū)PSD中形成硅化物層。例如，可在開關(guān)器件中包含外圍柵電極疊層PGS、具有外圍源極/漏極區(qū)PSD的外圍有源區(qū)PAA以及源極/漏極接觸件146。
[0037]由于存儲器件100的集成度較高，因此在由多晶硅形成的隱埋接觸件138中會出現(xiàn)若干缺陷。例如，隱埋接觸件138可能包括含有雜質(zhì)的多晶硅，因而隨著隱埋接觸件138的尺寸減小，會出現(xiàn)裂縫缺陷、多晶空隙、雜質(zhì)濃度不足等問題。
[0038]下面，將參照圖2A至圖2C描述根據(jù)本發(fā)明構(gòu)思的部分實施例的存儲器件。
[0039]圖2A、圖2B和圖2C是存儲器件分別沿著圖1中的線1_1’、線11-11’和線IH-1ir的截面圖。
[0040]參照圖1、圖2A、圖2B和圖2C，根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件10a可包括襯底102，該襯底包括單元區(qū)域CA和外圍區(qū)域PA。單元區(qū)域CA可包括柵線疊層108、位線插塞114、位線疊層BLS、低電阻絕緣層134、隱埋接觸件138以及與隱埋接觸件138接觸的存儲電容SC。外圍區(qū)域PA可包括外圍柵電極疊層PGS和源極/漏極接觸件146。
[0041]單元區(qū)域CA可包括有源區(qū)AA以及限定了有源區(qū)AA的邊界的器件隔離區(qū)DI。在一些實施例中，器件隔離區(qū)DI可以圍繞有源區(qū)AA?？梢酝ㄟ^使襯底102的表面凹進來形成溝槽T，并且隔離層106可以填充器件隔離區(qū)DI中的溝槽T。例如，有源區(qū)AA可以具有沿著一個方向延伸的棒形，并且可以將所述棒形的有源區(qū)AA布置在單元區(qū)域CA中以具有恒定的梯度。例如，有源區(qū)AA可以包括位于有源區(qū)AA中心的第一源極/漏極區(qū)SDl以及分別位于第一源極/漏極區(qū)SDl —側(cè)和另一側(cè)的第二源極/漏極區(qū)SD2。襯底102可以包括例如硅襯底或鍺硅襯底。隔離層106可以包括例如氧化硅(S12)。