>[0042]可以形成柵極溝槽GT，使其與器件隔離區(qū)DI和有源區(qū)AA交叉。這種情況下，可在器件隔離區(qū)DI和有源區(qū)AA中以不同的深度形成柵極溝槽GT。例如，柵極溝槽GT在器件隔離區(qū)DI中的深度可以大于柵極溝槽GT在有源區(qū)AA中的深度。
[0043]相鄰的柵線疊層108可以與任意棒形有源區(qū)AA交叉。有源區(qū)AA不與柵線疊層108交叉的部分可以是第一源極/漏極區(qū)SDl和第二源極/漏極區(qū)SD2。第一源極/漏極區(qū)SDl可以位于兩個相鄰的柵線疊層108之間，并且第二源極/漏極區(qū)SD2可以分別位于其他區(qū)域。第一源極/漏極區(qū)SDl可以鄰近一個柵線疊層108的第一側(cè)，而第二源極/漏極區(qū)SD2可以鄰近所述一個柵線疊層108的第二側(cè)。第二源極/漏極區(qū)SD2中的每一個可包括以低于第一源極/漏極區(qū)SDl的雜質(zhì)濃度摻雜的雜質(zhì)。第二源極/漏極區(qū)SD2中的較低的摻雜濃度可以減少泄漏電流。例如，所述雜質(zhì)可包括N型雜質(zhì)。在一些實施例中，第一源極/漏極區(qū)SDl和第二源極/漏極SD2可以包括經(jīng)摻雜的半導(dǎo)體材料，并且可以不含硅化物。在一些實施例中，第二源極/漏極區(qū)SD2的上表面可以不含硅化物，并且低電阻絕緣層134與第二源極/漏極區(qū)SD2的上表面接觸。
[0044]每個柵線疊層108可以包括覆蓋柵極溝槽GT的內(nèi)壁的柵極絕緣層108a、與柵極絕緣層108a接觸并填充柵極溝槽GT的一部分的柵線108b，以及形成在柵線108b上并填充柵極溝槽GT的剩余部分的柵極覆蓋層108c。柵線108b可以填充柵極溝槽GT的二分之一或二分之一以下。柵極覆蓋層108c的上表面可以位于與有源區(qū)AA和隔離層106的上表面相同的水平面上。柵極絕緣層108a可以包括二氧化硅(S12)或具有高介電常數(shù)的絕緣材料，例如氧化銥(IrO2)和氧化鉿(HfO2)。柵線108b可以包括諸如鎢(W)之類的導(dǎo)電材料。柵極覆蓋層108c可以包括諸如氮化硅(SiNx)之類的絕緣材料。
[0045]每個位線疊層BLS可以包括按順序堆疊的位線阻擋層118、位線120和位線覆蓋層122。此外，可以形成位線側(cè)壁間隔件126，其覆蓋位線阻擋層118、位線120和位線覆蓋層122這三者的側(cè)表面?？梢栽谕鈬鷧^(qū)域PA中形成外圍柵電極疊層PGS。每個外圍柵電極疊層PGS可以包括柵極絕緣層116a、第一柵極116b、柵極阻擋層116c、第二柵極116d以及柵電極覆蓋層116e。此外，可以形成外圍柵電極側(cè)壁間隔件116f，其覆蓋外圍柵電極疊層PGS的側(cè)表面。保護(hù)層116g可以覆蓋外圍柵電極側(cè)壁間隔件116f。
[0046]可以形成貫穿保護(hù)層116g的源極/漏極接觸孔140，并且源極/漏極接觸孔140的底部可以是襯底102的表面。在源極/漏極接觸孔140的底部，外圍源極/漏極區(qū)PSD中可以包括雜質(zhì)。每個外圍源極/漏極區(qū)PSD可以包括N型雜質(zhì)或P型雜質(zhì)?？梢栽谕鈬礃O/漏極區(qū)PSD中形成硅化物層142，其可以包括與外圍源極/漏極區(qū)PSD的雜質(zhì)類型相同的雜質(zhì)。源極/漏極接觸件146可與外圍源極/漏極區(qū)PSD接觸，并填充源極/漏極接觸孔140。
[0047]位線阻擋層118和柵極阻擋層116c中的每一個可以包括例如鈦(Ti)、鉭(Ta)、氮化鉭(TaN)、氮化鎢(WN)、氮化鈦(TiN)或其他阻擋金屬。位線120和第二柵極116d中的每一個可以包括例如鎢(W)、鋁(Al)、銅(Cu)或鎳(Ni)，位線覆蓋層122和柵電極覆蓋層116e中的每一個可以包括例如氮化硅(SiNx)。位線側(cè)壁間隔件126和外圍柵電極側(cè)壁間隔件116f中的每一個可以包括例如氮化硅(SiNx)?？墒褂眯纬晌痪€插塞114和位線疊層BLS的工藝來形成外圍柵電極疊層PGS，或者可以使用不同的工藝形成外圍柵電極疊層PGS。例如，可以使用不同的工藝形成位線側(cè)壁間隔件126和外圍柵電極側(cè)壁間隔件116f。
[0048]可以在位線疊層BLS下方形成第一層間絕緣層110。位線插塞114可以穿過第一層間絕緣層110，并且可接觸第一源極/漏極區(qū)SDl的凹進(jìn)表面。位線插塞114可與第一源極/漏極區(qū)SDl和位線疊層BLS進(jìn)行物理連接和電連接。例如，第一層間絕緣層110可包括氧化硅(S12)，并且位線插塞114可包括諸如多晶硅、金屬或金屬硅化物之類的導(dǎo)電材料。
[0049]可以形成隱埋接觸孔132，以暴露第二源極/漏極區(qū)SD2的表面(例如，上表面)。隱埋接觸孔132的內(nèi)壁可以是位線側(cè)壁間隔件126的側(cè)表面?？梢匝刂诙礃O/漏極區(qū)SD2和隱埋接觸孔132的內(nèi)壁共形地形成低電阻絕緣層134。在一些實施例中，低電阻絕緣層134可以接觸第二源極/漏極區(qū)SD2的表面。具體地，低電阻絕緣層134可以接觸第二源極/漏極區(qū)SD2中經(jīng)摻雜的半導(dǎo)體材料。隱埋接觸件138可以填充隱埋接觸孔132以接觸低電阻絕緣層134。隱埋接觸件阻擋層136可以介于低電阻絕緣層134與隱埋接觸件138之間。
[0050]由于低電阻絕緣層134處于硅襯底102和隱埋接觸件138之間，因此隱埋接觸件138可由導(dǎo)電金屬材料形成。當(dāng)導(dǎo)電金屬用于隱埋接觸件138時，可以減少或盡可能最小化由于使用多晶硅形成包含在高度集成的半導(dǎo)體器件中的隱埋接觸件138而引起的問題。
[0051]目前，在隱埋接觸件138的形成過程中使用了多晶硅。如同本發(fā)明的發(fā)明人所理解的那樣，隨著半導(dǎo)體器件的集成度的增加，隱埋接觸件138的尺寸進(jìn)一步縮小，會因為多晶空隙、裂縫缺陷以及多晶硅中雜質(zhì)濃度不足導(dǎo)致肖特基(Schottky)接觸特性等。為了緩解這一問題，可由金屬材料形成隱埋接觸件138，然而此時會出現(xiàn)費米(Fermi)能級釘扎現(xiàn)象，在該現(xiàn)象中，金屬材料層與硅襯底102之間的肖特基勢皇增加了器件的閾值電壓。為了緩解這一問題，可以增加第二源極/漏極區(qū)SD2的摻雜濃度，但是這樣會增加泄漏電流。然而，當(dāng)根據(jù)本發(fā)明構(gòu)思的一些實施例在硅襯底102與隱埋接觸件138之間插入相對于硅襯底具有較小的導(dǎo)帶帶階的低電阻絕緣材料層(低電阻絕緣層)時，會發(fā)生硅襯底102與隱埋接觸件138之間的費米能級脫釘(cbpinning)現(xiàn)象。也即，可以獲得這樣的效果，S卩，減小了硅襯底102與隱埋接觸件138之間的肖特基勢皇。換言之，可改善硅襯底102與隱埋接觸件138之間的接觸電阻。由于利用這些特性，在第二源極/漏極區(qū)SD2與圖2A至圖2C的硅襯底102的隱埋接觸件138之間使用了具有較小的導(dǎo)帶帶階的低電阻絕緣層134，因此隱埋接觸件138可由導(dǎo)電金屬材料制成。因而，可以減少隱埋接觸件138由多晶硅形成時表現(xiàn)出的上述現(xiàn)象所涉及的問題。此外，由于可在不增加摻雜濃度的前提下改善接觸電阻特性，因此可減少泄漏電流。在這種情況下，低電阻絕緣層134可以具有不會引起電阻問題的厚度水平。例如，可以形成具有單層厚度水平的低電阻絕緣層134。
[0052]低電阻絕緣層134可包括例如氧化鈦(T12)、氧化鉭(Ta2O5)或氧化鋅(ZnO)。隱埋接觸件阻擋層136可包括諸如鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、釕(Ru)、氮化釕(RuN)或氮化鎢(WN)之類的阻擋金屬。隱埋接觸件138可以包括導(dǎo)電金屬材料，其包括氮化鈦(TiN)。導(dǎo)電金屬材料可以包括例如鎢(W)。
[0053]根據(jù)本發(fā)明構(gòu)思的一些實施例的存儲器件10a還可以包括存儲電容SC。例如，存儲電容SC可以具有柱形。存儲電容SC可包括第一存儲電極154、電介質(zhì)層156以及第二存儲電極158。第一存儲電極154可以電連接至隱埋接觸件138和低電阻絕緣層134。
[0054]可以形成刻蝕停止層148來覆蓋隱埋接觸件138、位線側(cè)壁間隔件126和位線覆蓋層122這三者的上表面?？梢孕纬傻谝淮鎯﹄姌O154使其穿過刻蝕停止層148，并且第一存儲電極154可以與隱埋接觸件138的上表面接觸。第一存儲電極154可以從刻蝕停止層148的上表面突起。
[0055]第一存儲電極154可以包括例如多晶娃、導(dǎo)電金屬或含有雜質(zhì)的導(dǎo)電金屬化合物。電介質(zhì)層156可包括例如具有高介電常數(shù)的材料，諸如ZrO、LaO、HfO, NbO, TaO, T1、SrT1或SrTaO。第二存儲電極158可以包括例如導(dǎo)電金屬或?qū)щ娊饘倩衔?。刻蝕停止層148可以包括例如氮化硅(SiNx)。
[0056]下面，將參照圖3A、圖3B和圖3C描述根據(jù)本發(fā)明構(gòu)思的一些實施例的包括低電阻絕緣層的金屬-絕緣體-半導(dǎo)體(MIS)接觸件的物理特性。下面可將半導(dǎo)體理解為“硅襯底”，可將絕緣體理解為上述“低電阻絕緣層”，并將金屬理解為“隱埋接觸件”。
[0057]圖3A是示出金屬-半導(dǎo)體(MS)接觸件和金屬-絕緣體-半導(dǎo)體(MIS)接觸件的電阻率的曲線圖，這些接觸件的肖特基勢皇高度(SBH)根據(jù)其摻雜濃度而有所不同。曲線圖的X軸表示摻雜濃度，曲線圖的Y軸表示電阻率。各個樣本包括具有不同的SBH水平(0.5eV、0.6eV、0.7eV以及0.8eV)的四類MS接觸件，以及具有不同的SBH水平(0.0eV,
0.1eV,0.2eV以及0.3eV)的四類MIS接觸件?？梢詫诫s濃度理解為半導(dǎo)體中包含的雜質(zhì)的濃度。這種情況下，可將電導(dǎo)率理解為接觸電阻率。
[0058]參照圖3A，當(dāng)摻雜濃度增加時，所有MIS接觸件和MS接觸件的全部電阻率趨于減小。然而，當(dāng)在同一摻雜濃度下比較MIS樣本和MS樣本時，MIS樣本的電阻率趨向于比MS樣本的電阻率更低。具體地，當(dāng)在同一摻雜濃度下比較各個MIS樣本時，電阻率的值隨該接觸的SBH的減小而以近似為一階的方式減小。這種情況下，當(dāng)絕緣材料層相對于半導(dǎo)體層具有的較小的導(dǎo)帶帶階值時，SBH進(jìn)一步減少。
[0059]通過上述趨勢，MIS接觸件的電阻率小于MS接觸件的電阻率，在MIS接觸件中，相對于半導(dǎo)體具有較小的導(dǎo)帶帶階的低電阻絕緣層介于金屬接觸件與半導(dǎo)體接觸件之間。憑借這一特性，MIS接觸件可以具有與MS接觸件相比相同的接觸電阻現(xiàn)有值，而沒有增加摻雜濃度。也即，與MS接觸件相比，MIS接觸件可以改善接觸電阻特性。因而，可改善泄漏電流的特性。這種情況下，如上所述，絕緣材料層可以具有不會引起電阻問題的厚度水平。這一點將在下文進(jìn)行描述。
[0060]圖3B是示出接觸電阻率根據(jù)絕緣材料層的厚度而變化的曲線圖。曲線圖的X軸表示絕緣材料層的厚度的變化，曲線圖的Y軸表示接觸電阻率的變化。
[0061]參照圖3B，MIS接觸件的接觸電阻可以根據(jù)絕緣材料層的厚度而變化，但是，即使絕緣材料層的厚度變化到預(yù)定值或預(yù)定值以下，MIS接觸件的接觸電阻都不應(yīng)當(dāng)明顯變化。為了實現(xiàn)這個目標(biāo)，可以形成絕緣材料層，使其具有隧穿電阻不會明顯變化的厚度。
[0062]因此，絕緣材料層可以具有不會使MIS接觸件的接觸電阻出現(xiàn)問題的厚度水平。也即，通過費米能級脫釘效應(yīng)可以獲得如由k表示的虛線所示的減少MIS接觸件的接觸電阻的效果，除非沒有形成具有預(yù)定厚度或大于預(yù)定厚度的絕緣材料層。具有這一特性的根據(jù)本發(fā)明構(gòu)思的一些實施例的絕緣材料可以包括氧化鈦(T12)、氧化鉭(Ta2O5)或氧化鋅(ZnO) ο
[0063]下面，將參照圖3C對根據(jù)上述絕緣材料厚度的MIS接觸件的接觸電阻特性進(jìn)行描述。
[0064]圖3C是根據(jù)本發(fā)明構(gòu)思的一些實施例示出根據(jù)絕緣材料層厚度的MIS接觸件的接觸電阻特性的曲線圖。
[0065]參照圖3C，絕緣材料(氧化鈦(T12)、氧化鉭(Ta2O5)或氧化鋅(ZnO))層的厚度可以是不影響半導(dǎo)體與金屬之間的接觸電阻的厚度。應(yīng)當(dāng)理解，當(dāng)包括絕緣材料的MIS接觸件的接觸電阻小于或等于10 ?(1Ε-07)時，MIS接觸件會具有優(yōu)勢。
[0066]如示出的那樣，即使絕緣材料層的厚度變?yōu)榫哂蓄A(yù)定值或小于預(yù)定值(例如，2nm或小于2nm)，氧化鈦(T12)、氧化鉭(Ta2O5