，能夠?qū)崿F(xiàn)低導(dǎo)通電阻和低柵電場的折衷(trade off)改善。
[0083] 另外，為了得到作為上述目標(biāo)的特性、低導(dǎo)通電阻且低柵電場，η型電流分散層3的 深度更深則較好。更詳細(xì)而言，為了得到施加于柵氧化膜8的電場強(qiáng)度為5MV/cm以下且導(dǎo)通 電阻為沒有由P型底層10將溝槽7的底部的角部覆蓋的情況的值以下的特性，η型電流分散 層3的深度尤其比溝槽7的底部更深則較好。進(jìn)而，需要使η型電流分散層3的深度比ρ型底層 10的深度淺或與其相同的深度。
[0084] (第2實(shí)施方式）
[0085] 對本發(fā)明的第2實(shí)施方式進(jìn)行說明。本實(shí)施方式相對于第1實(shí)施方式變更了 η型電 流擴(kuò)散層3的結(jié)構(gòu)，其他與第1實(shí)施方式同樣，因此僅說明與第1實(shí)施方式不同的部分。
[0086] 如圖9所示，本實(shí)施方式中，將配置在η型電流分散層3之上的ρ型基體區(qū)域4通過濃 度不同的第1層4a和第2層4b構(gòu)成。第1層4a是表面?zhèn)?，即ρ型基體區(qū)域4中的位于η +型源區(qū)5 及P+型接觸層6側(cè)的部分，與第2層4b相比，ρ型雜質(zhì)濃度設(shè)定得低。例如，第1層4a設(shè)置為，到 表面的深度為〇.95μπι，ρ型雜質(zhì)濃度為5.OX IO1Vcnf3。由于在該第1層4a之上形成了到表面 的深度為〇 ·5μηι的n+型源區(qū)5,所以第1層4a的厚度為約0·45μηι。第2層4b配置為，與第1層4a 相比靠 ιΓ型漂移層2側(cè)配置，例如厚度為0.05μπι，ρ型雜質(zhì)濃度為7.0 X IO1Vcnf3。關(guān)于其他結(jié) 構(gòu)，與第1實(shí)施方式同樣。這樣的構(gòu)造的MOSFET基本上能夠通過與第1實(shí)施方式同樣的制造 方法進(jìn)行制造。即，在形成P型基體區(qū)域4時(shí)，只要使外延成長時(shí)的雜質(zhì)濃度的導(dǎo)入量在形成 第2層4b時(shí)和形成第1層4a時(shí)不同，則其他可以與第1實(shí)施方式同樣。
[0087]接下來，對本實(shí)施方式的MOSFET的動作進(jìn)行說明。
[0088]首先，對柵電極9施加?xùn)烹妷呵暗臓顟B(tài)的動作與第1實(shí)施方式同樣。接著，在截止時(shí) (柵電壓=OV，漏電壓=1200V，源電壓=OV)，若對漏電極14施加電壓，則耗盡層從ρ型基體 區(qū)域4與η型電流分散層3以及ιΓ型漂移層2之間擴(kuò)展。此時(shí)，由于僅使ρ型基體區(qū)域4的第2層 4b的濃度較高，所以耗盡層止于該濃度高的第2層4b。因此，即使ρ型基體區(qū)域3的整體的厚 度為0.5μπι，ρ型基體區(qū)域3也不會穿通，在源電極12與漏電極14之間不流過電流。
[0089] 接下來，當(dāng)導(dǎo)通時(shí)(柵電壓= 20V，漏電壓= 2V，源電壓= 0V)，對柵電極9施加20V作 為柵電壓。因此，在P型基體區(qū)域4中的與溝槽7相接的表面形成反型層，并且在η型電流分散 層3中的與溝槽7相接的表面形成電流蓄積層。由此，從源電極12注入的電子在從η +型源區(qū)5 穿過形成于P型基體區(qū)域4的反型層以及電流蓄積層之后，到達(dá)η型電流分散層3。
[0090]并且，由于ρ型基體區(qū)域4的厚度相比于第1實(shí)施方式而言較薄，從0.7μπι變?yōu)?.5μ m，因此從η+型源區(qū)5到電流蓄積層的電阻成為0.4πιΩ · cm2。關(guān)于其他部分的電阻，與第1實(shí) 施方式同樣。因此，本實(shí)施方式的構(gòu)造的情況下，在將柵電壓設(shè)為20V，將柵氧化膜8的厚度 設(shè)為75nm時(shí)，能夠?qū)崿F(xiàn)導(dǎo)通電阻為1.85( =0.4+0.4+0.8+0.25) Ω · cm2這樣的低導(dǎo)通電阻。 相對于此，在上述的圖3的構(gòu)造下，導(dǎo)通電阻為2.45,從而與本實(shí)施方式的構(gòu)造相比增大0.6 Ω · cm2。這樣，根據(jù)本實(shí)施方式的M0SFET，除了高耐壓之外還能夠?qū)崿F(xiàn)進(jìn)一步的低導(dǎo)通電 阻化。
[0091] (其他實(shí)施方式）
[0092] 本發(fā)明不限于上述實(shí)施方式，能夠適當(dāng)變更。
[0093] 例如，在上述各實(shí)施方式中，以將第1導(dǎo)電型設(shè)為η型、將第2導(dǎo)電型設(shè)為p型的η溝 道類型的MOSFET為例進(jìn)行了說明，但對于使各構(gòu)成要素的導(dǎo)電型反型而得到的ρ溝道類型 的MOSFET也能夠適用本發(fā)明。此外，在上述說明中，以溝槽柵構(gòu)造的MOSFET為例進(jìn)行了說 明，但對于同樣的溝槽柵構(gòu)造的IGBT也能夠應(yīng)用本發(fā)明。IGBT相對于上述各實(shí)施方式僅將 襯底1的導(dǎo)電型從η型變更為ρ型，關(guān)于其他構(gòu)造及制造方法與上述各實(shí)施方式同樣。
[0094] 此外，在上述各實(shí)施方式中，作為柵絕緣膜，以基于熱氧化的柵氧化膜8為例進(jìn)行 了說明，但也可以含有不基于熱氧化的氧化膜或氮化膜等。此外，關(guān)于漏電極14的形成工 序，也可以設(shè)置在源電極12的形成后等。
【主權(quán)項(xiàng)】
1. 一種碳化娃半導(dǎo)體裝置，其特征在于， 具備反型的MOS陽T，該反型的MOS陽T具有： 襯底(1)，由碳化娃構(gòu)成，為第1導(dǎo)電型或第2導(dǎo)電型； 漂移層（2)，形成在上述襯底之上，由與上述襯底相比被設(shè)為低雜質(zhì)濃度的第1導(dǎo)電型 的碳化娃構(gòu)成； 電流分散層(3)，形成在上述漂移層之上，并且，由與該漂移層相比第1導(dǎo)電型雜質(zhì)濃度 較高的碳化娃構(gòu)成； 基體區(qū)域(4)，形成在上述電流分散層之上，由第2導(dǎo)電型的碳化娃構(gòu)成； 源區(qū)（5)，形成在上述基體區(qū)域的上層部，由與上述漂移層相比為高濃度的第1導(dǎo)電型 的碳化娃構(gòu)成； 溝槽(7)，從上述源區(qū)的表面形成到比上述基體區(qū)域更深的位置，將一個(gè)方向作為長度 方向而呈條狀排列有多條； 柵絕緣膜(8)，形成在上述溝槽的內(nèi)壁面； 柵電極(9 )，在上述溝槽內(nèi)形成在上述柵絕緣膜之上； 源電極（12)，與上述源區(qū)W及上述基體區(qū)域電連接； 漏電極（14)，形成在上述襯底的背面?zhèn)?；W及 第2導(dǎo)電型的底層（10)，配置在比上述基體區(qū)域靠下方，將包括上述溝槽的底部的角部 在內(nèi)的該溝槽的底部覆蓋，并被設(shè)置為上述電流分散層W上的深度， 所述反型的MOSFET中，通過控制向上述柵電極的施加電壓而在位于上述溝槽的側(cè)面的 上述基體區(qū)域的表面部形成反型的溝道區(qū)域，經(jīng)由上述源區(qū)和上述電流分散層W及上述漂 移層，在上述源電極W及上述漏電極之間流過電流。2. 如權(quán)利要求1所述的碳化娃半導(dǎo)體裝置，其特征在于， 上述電流分散層形成到比上述溝槽的底部更深的位置。3. 如權(quán)利要求1或2所述的碳化娃半導(dǎo)體裝置，其特征在于， 在排列有多條的上述溝槽中的相鄰溝槽彼此之間，具備與上述基體區(qū)域相接并到達(dá)上 述漂移層的第2導(dǎo)電型的深層（11)。4. 如權(quán)利要求3所述的碳化娃半導(dǎo)體裝置，其特征在于， 上述底層W及上述深層的雜質(zhì)濃度被設(shè)定為運(yùn)樣的濃度，在該濃度下，在對上述漏電 極施加電壓的反偏時(shí)，不通過從與上述電流分散層之間的邊界部擴(kuò)展的耗盡層而完全耗盡 化。5. 如權(quán)利要求4所述的碳化娃半導(dǎo)體裝置，其特征在于， 上述底層W及上述深層的雜質(zhì)濃度為上述電流分散層的雜質(zhì)濃度的2倍W上。6. 如權(quán)利要求1~5中任一項(xiàng)所述的碳化娃半導(dǎo)體裝置，其特征在于， 上述基體區(qū)域具有位于上述源區(qū)側(cè)的第1層（4a)和位于上述電流分散層側(cè)的第2層 (4b)，上述第2層相比于上述第1層而言雜質(zhì)濃度更高。7. 如權(quán)利要求1~6中任一項(xiàng)所述的碳化娃半導(dǎo)體裝置，其特征在于， 上述電流分散層的雜質(zhì)濃度被設(shè)定為運(yùn)樣的濃度，在該濃度下，與由于碳化娃的內(nèi)部 電位而在該電流分散層內(nèi)延伸的耗盡層的距離的2倍相比，上述基體區(qū)域與上述底層之間 的距離更大。8.如權(quán)利要求7所述的碳化娃半導(dǎo)體裝置，其特征在于， 設(shè)真空的介電常數(shù)為e〇,設(shè)元電荷為q，設(shè)碳化娃的相對介電常數(shù)為Ks,設(shè)碳化娃的內(nèi)部 電位為WcU由于上述碳化娃的內(nèi)部電位而在該電流分散層內(nèi)延伸的耗盡層的距離為， 【數(shù)學(xué)式1】
【專利摘要】碳化硅半導(dǎo)體裝置，具有襯底(1)、漂移層(2)、電流分散層(3)、基體區(qū)域(4)、源區(qū)(5)、溝槽(7)、柵絕緣膜(8)、柵電極(9)、源電極(12)、漏電極(14)和底層(10)。上述電流分散層形成在上述漂移層之上，并且，與上述漂移層相比第1導(dǎo)電型雜質(zhì)濃度較高。上述底層具有第2導(dǎo)電型，配置在比上述基體區(qū)域靠下方，將上述溝槽的底部的角部包含在內(nèi)而覆蓋上述溝槽的底部，并被設(shè)置為上述電流分散層以上的深度。
【IPC分類】H01L29/12, H01L29/78, H01L29/06
【公開號】CN105593996
【申請?zhí)枴緾N201480054234
【發(fā)明人】鈴木巨裕, 青井佐智子, 渡邊行彥, 添野明高, 小西正樹
【申請人】株式會社電裝, 豐田自動車株式會社
【公開日】2016年5月18日
【申請日】2014年9月15日
【公告號】WO2015049838A1