Pmos晶體管的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種PMOS晶體管的形成方法。
【背景技術(shù)】
[0002]現(xiàn)有半導(dǎo)體器件制作工藝中，由于應(yīng)力可以改變硅材料的能隙和載流子遷移率，因此通過(guò)應(yīng)力來(lái)提高M(jìn)OS晶體管的性能成為越來(lái)越常用的手段。具體地，在晶體管的源/漏區(qū)形成sigma形凹槽，通過(guò)控制在其內(nèi)填入壓應(yīng)力或拉應(yīng)力材料，采用sigma形凹槽的尖端對(duì)溝道施加壓應(yīng)力或拉應(yīng)力，從而提高溝道內(nèi)載流子(NM0S晶體管中的電子，PMOS晶體管中的空穴)的遷移率。
[0003]實(shí)際工藝中發(fā)現(xiàn)，上述制作的PMOS晶體管，經(jīng)常出現(xiàn)漏電流較大，同一批次制作的多個(gè)PMOS晶體管性能不穩(wěn)定，例如飽和漏電流漂移等問(wèn)題。
[0004]針對(duì)上述問(wèn)題，本發(fā)明提供一種PMOS晶體管的制作方法加以改善。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問(wèn)題是如何改善PMOS晶體管的漏電流較大，同一批次制作的多個(gè)PMOS晶體管性能不穩(wěn)定。
[0006]為解決上述問(wèn)題，本發(fā)明提供一種PMOS晶體管的形成方法，包括:
[0007]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成有sigma形凹槽；
[0008]在所述sigma形凹槽內(nèi)填充娃鍺材料以形成源漏區(qū)；
[0009]其中，所述硅鍺材料的填充分籽晶層形成階段與體材料形成階段；所述籽晶層形成階段至少包括依次進(jìn)行的第一子階段與第二子階段，所述第一子階段內(nèi)，鍺源氣體的流量逐漸增大，所述第二子階段內(nèi)，所述鍺源氣體的流量平穩(wěn)；所述體材料形成階段至少包括依次進(jìn)行的第三子階段與第四子階段，所述第三子階段內(nèi)，鍺源氣體的流量逐漸增大，所述第四子階段內(nèi)，所述鍺源氣體的流量平穩(wěn)；
[0010]其中，所述第一子階段與第二子階段之間還進(jìn)行第五子階段，所述第五子階段的鍺源氣體初始流量與所述第一子階段的末尾鍺源氣體流量相等，所述第三子階段與第四子階段之間還進(jìn)行第六子階段，所述第六子階段的鍺源氣體初始流量與所述第三子階段的末尾鍺源氣體流量相等，所述第五子階段與第六子階段中的至少一個(gè)，所述鍺源氣體的流量逐漸減小。
[0011]可選地，所述第五子階段與第六子階段中的至少一個(gè)，所述鍺源氣體的流量呈直線下降。
[0012]可選地，所述第五子階段與第六子階段中，所述鍺源氣體的流量都逐漸減小。
[0013]可選地，所述第五子階段與第六子階段中，其中一個(gè)子階段中的鍺源氣體的流量逐漸減小，另一個(gè)子階段中的鍺源氣體的流量平穩(wěn)。
[0014]可選地，所述體材料形成階段還包括第七子階段，所述第七子階段的初始?xì)饬髁髁颗c所述第四子階段的末尾流量相等，所述第七子階段內(nèi)鍺源氣體的流量逐漸減小。
[0015]可選地，所述第二子階段的鍺源氣體初始流量與所述第一子階段的末尾鍺源氣體流量相等，所述第四子階段的鍺源氣體初始流量與所述第三子階段的末尾鍺源氣體流量相坐寸ο
[0016]可選地，所述鍺源氣體為GeH4。
[0017]可選地，所述鍺源氣體的流量逐漸減小的第五子階段或第六子階段持續(xù)的時(shí)間范圍為5秒?10秒。
[0018]可選地，所述體材料形成階段還進(jìn)行P型離子原位摻雜，所述P型離子原位摻雜至少包括依次進(jìn)行的第一階段與第二階段，所述第一階段內(nèi)，P型離子源氣體的流量逐漸增大，所述第二階段內(nèi)，所述P型離子源氣體的流量平穩(wěn)；其中，所述第一階段與第二階段之間還進(jìn)行第三階段，所述第三階段的P型離子源氣體初始流量與所述第一階段的末尾P型離子源氣體流量相等，所述第三階段中所述P型離子源氣體的流量逐漸減小。
[0019]可選地，所述第三階段中所述P型離子源氣體的流量呈直線下降。
[0020]可選地，所述第二階段的P型離子源氣體初始流量與所述第一階段的末尾P型離子源氣體流量相等。
[0021]可選地，所述P型離子為硼，所述P型離子源氣體為B2H6。
[0022]可選地，所述第三階段持續(xù)的時(shí)間范圍為5秒?10秒。
[0023]可選地，所述硅鍺材料的填充為外延生長(zhǎng)法，溫度范圍為500°C?800°C，壓強(qiáng)范圍為 ITorr ?lOOTorr。
[0024]可選地,所述外延生長(zhǎng)的工藝參數(shù)為=SiH4,二氯娃燒、或Si2H6的流量為Isccm?100sccm, B2H6 的流量為 Isccm ?100sccm, GeH4 的流量為 Isccm ?100sccm,氯化氫1 氣體的流量為Isccm?100sccm, H2的流量為0.1slm?50slm。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):1)對(duì)于sigma形凹槽內(nèi)的硅鍺籽晶層形成階段，在鍺源氣體流量逐漸增大的第一子階段與鍺源氣體流量平穩(wěn)的第二子階段之間增加鍺源氣體的流量逐漸減小的第五子階段，第五子階段的鍺源氣體初始流量與所述第一子階段的末尾鍺源氣體流量相等；和/或?qū)τ趕igma形凹槽內(nèi)的硅鍺體材料形成階段，在鍺源氣體流量逐漸增大的第三子階段與鍺源氣體流量平穩(wěn)的第四子階段之間增加鍺源氣體的流量逐漸減小的第六子階段，第六子階段的鍺源氣體初始流量與所述第三子階段的末尾鍺源氣體流量相等，如此，能避免第一子階段與第二子階段銜接處，和/或第三子階段與第四子階段銜接處的流量突變引起所形成的硅鍺材料中鍺含量突然增大，造成硅鍺材料晶格不匹配，sigma形凹槽側(cè)壁出現(xiàn)缺陷進(jìn)而造成源漏區(qū)的載流子進(jìn)入溝道區(qū)引起漏電流。此外，也能解決上述流量突變引起的鍺含量增大量不可控造成的同一批次制作的多個(gè)PMOS晶體管性能不穩(wěn)定問(wèn)題。
[0026]2)可選方案中，體材料形成階段還進(jìn)行P型離子原位摻雜，P型離子原位摻雜至少包括依次進(jìn)行的第一階段與第二階段，第一階段內(nèi)，P型離子源氣體的流量逐漸增大，第二階段內(nèi)，所述P型離子源氣體的流量平穩(wěn)；其中，第一階段與第二階段之間還進(jìn)行第三階段，第三階段的P型離子源氣體初始流量與所述第一階段的末尾P型離子源氣體流量相等，第三階段中所述P型離子源氣體的流量逐漸減小。上述方案能避免第一階段與第二階段銜接處的P型離子源流量突變引起所形成的硅鍺材料中P型離子含量突然增大，由于避免了上述P型離子含量增大量的不可控性，因而上述方案能實(shí)現(xiàn)避免同一批次制作的多個(gè)PMOS晶體管的飽和漏電流漂移。
【附圖說(shuō)明】
[0027]圖1與圖2是本發(fā)明一實(shí)施例中PMOS晶體管在形成過(guò)程中的結(jié)構(gòu)示意圖；
[0028]圖3是圖2中硅鍺材料填充階段鍺源氣體的流量隨時(shí)間的變化關(guān)系圖；
[0029]圖4是本發(fā)明另一實(shí)施例中硅鍺體材料形成階段P型離子源氣體的流量隨時(shí)間的變化關(guān)系圖。
【具體實(shí)施方式】
[0030]如【背景技術(shù)】中所述，現(xiàn)有工藝制作的PMOS晶體管的漏電流較大，同一批次制作的多個(gè)PMOS晶體管性能不穩(wěn)定。針對(duì)上述問(wèn)題，本發(fā)明人進(jìn)行了分析，發(fā)現(xiàn)其產(chǎn)生的原因是:對(duì)于sigma形凹槽內(nèi)的硅鍺籽晶層形成階段，在鍺源氣體流量逐漸增大的第一子階段與氣體流量平穩(wěn)的第二子階段的銜接處，鍺源氣體流量突變會(huì)引起所形成的硅鍺籽晶層中鍺含量突然增大，造成硅鍺籽晶層內(nèi)硅鍺材料晶格不匹配，進(jìn)而引起sigma形凹槽側(cè)壁出現(xiàn)缺陷、源漏區(qū)的載流子進(jìn)入溝道區(qū)引起漏電流；對(duì)于sigma形凹槽內(nèi)的硅鍺體材料形成階段，在鍺源氣體流量逐漸增大的第三子階段與氣體流量平穩(wěn)的第四子階段的銜接處，鍺源氣體流量突變會(huì)引起所形成的硅鍺體材料中鍺含量突然增大，造成硅鍺體材料內(nèi)硅鍺材料晶格不匹配，隨著體材料不斷形成，上述不匹配問(wèn)題被放大，最終引起sigma形凹槽側(cè)壁出現(xiàn)缺陷、源漏區(qū)的載流子進(jìn)入溝道