具體的，所述第一多晶硅層201是所述PIP電容20的下電極，形成于襯底上。所述襯底可以是單晶硅或者絕緣體上硅(SOI)，當(dāng)然，它也可以是本領(lǐng)域技術(shù)人員所熟知的其它襯底材料。所述第一多晶硅層201通常與存儲(chǔ)器的字線同時(shí)形成，即所述第一多晶硅層201與存儲(chǔ)器的字線為同一層，在同一工藝中形成。
[0027]請(qǐng)繼續(xù)參考圖3，所述第一絕緣介質(zhì)層203形成于所述第一多晶硅層201上，并完全覆蓋第一多晶硅層201并延伸至所述襯底上，所述第一多晶硅層201周邊的襯底也被第一絕緣介質(zhì)層203覆蓋。所述第一絕緣介質(zhì)層203通常與邏輯電路的柵介質(zhì)層同時(shí)形成，即所述第一絕緣介質(zhì)層203與邏輯電路的柵介質(zhì)層為同一層，在同一工藝中形成。本實(shí)施例中，所述第一絕緣介質(zhì)層203包括第一氧化硅層、氮化硅層和第二氧化硅層，所述氮化硅層位于所述第一氧化硅層和第二氧化硅層之間。
[0028]所述第二多晶硅層205是所述PIP電容20的上電極，所述第二多晶硅層205形成于所述第一絕緣介質(zhì)層203上。優(yōu)選的，所述第二多晶硅層205完全覆蓋所述第一絕緣介質(zhì)層203。如圖3所示，所述第二多晶硅層205完全覆蓋所述第一絕緣介質(zhì)層203，包括延伸至所述襯底上的部分第一絕緣介質(zhì)層203，所述第二多晶硅層205的側(cè)面與所述第一絕緣介質(zhì)層203的側(cè)面具有一定的間距，所述第二多晶硅層205的側(cè)面包圍所述第一多晶硅層201的側(cè)面。所述第二多晶硅層205通常與邏輯電路的控制柵為同一層，在同一工藝中形成。
[0029]優(yōu)選的，所述第二多晶硅層205的側(cè)面與所述第一絕緣介質(zhì)層203的側(cè)面的間距d在I微米以上。
[0030]請(qǐng)參考圖4，其為本實(shí)用新型實(shí)施例的PIP電容在控制柵刻蝕時(shí)的結(jié)構(gòu)示意圖。如圖4所示，在進(jìn)行控制柵刻蝕時(shí)，由于所述PIP電容20具有由多晶硅形成的側(cè)墻209，所述側(cè)墻209的厚度即為所述第二多晶硅層205的側(cè)面與所述第一絕緣介質(zhì)層203的側(cè)面的間距山所述側(cè)墻209的厚度一般在I微米以上，能夠避免所述PIP電容20被刻蝕液的腐蝕。由此可見，控制柵刻蝕之后所述PIP電容20的側(cè)面不會(huì)因刻蝕液腐蝕而出現(xiàn)缺陷。因此，本實(shí)用新型實(shí)施例提供的PIP電容20能夠保證擊穿電壓的穩(wěn)定性，采用本實(shí)用新型實(shí)施例提供的PIP電容20能夠提高嵌入式快閃存儲(chǔ)器的可靠性及良率。
[0031]請(qǐng)繼續(xù)參考圖3，所述PIP電容20還包括形成于所述第一多晶硅層201上的第一接觸孔207，所述第一接觸孔207貫穿所述第一絕緣介質(zhì)層203和第二多晶硅層205并暴露出所述第一多晶硅層201。
[0032]所述PIP電容20還包括形成于所述第二多晶硅層205上的第二絕緣介質(zhì)層和第二接觸孔(圖中未示出)，所述第二接觸孔貫穿所述第二絕緣介質(zhì)層并暴露出所述第二多晶硅層205。
[0033]相應(yīng)的，本實(shí)用新型還提供了一種嵌入式快閃存儲(chǔ)器，所述嵌入式快閃存儲(chǔ)器包括如上所述的PIP電容20。具體請(qǐng)參考上文，此處不再贅述。
[0034]本實(shí)施例中，所述嵌入式快閃存儲(chǔ)器為嵌入式P型快閃存儲(chǔ)器。
[0035]綜上可見，在本實(shí)用新型實(shí)施例提供的PIP電容和嵌入式快閃存儲(chǔ)器中，利用多晶硅材料形成PIP電容的側(cè)墻，所述側(cè)墻能夠避免所述PIP電容在后續(xù)制造過(guò)程中受到腐蝕，從而保證擊穿電壓的穩(wěn)定性，進(jìn)而提高嵌入式快閃存儲(chǔ)器的可靠性及良率。
[0036]上述描述僅是對(duì)本實(shí)用新型較佳實(shí)施例的描述，并非對(duì)本實(shí)用新型范圍的任何限定，本實(shí)用新型領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種PIP電容，其特征在于，包括:形成于襯底上的第一多晶硅層；形成于所述第一多晶硅層上的第一絕緣介質(zhì)層；形成于所述第一絕緣介質(zhì)層上的第二多晶硅層；其中，所述第二多晶硅層的側(cè)面包圍所述第一多晶硅層的側(cè)面。
2.如權(quán)利要求1所述的PIP電容，其特征在于，所述第一絕緣介質(zhì)層完全覆蓋所述第一多晶硅層并延伸至所述襯底上。
3.如權(quán)利要求2所述的PIP電容，其特征在于，所述第二多晶硅層完全覆蓋所述第一絕緣介質(zhì)層。
4.如權(quán)利要求1所述的PIP電容，其特征在于，所述第一絕緣介質(zhì)層包括第一氧化硅層、氮化硅層和第二氧化硅層，所述氮化硅層位于所述第一氧化硅層和第二氧化硅層之間。
5.如權(quán)利要求1所述的PIP電容，其特征在于，所述第二多晶硅層的側(cè)面與所述第一絕緣介質(zhì)層的側(cè)面的間距在1微米以上。
6.如權(quán)利要求1所述的PIP電容，其特征在于，還包括:形成于所述第一多晶硅層上的第一接觸孔，所述第一接觸孔貫穿所述第一絕緣介質(zhì)層和第二多晶硅層并暴露出所述第一多晶娃層。
7.如權(quán)利要求1所述的PIP電容，其特征在于，還包括:形成于所述第二多晶硅層上的第二絕緣介質(zhì)層和第二接觸孔，所述第二接觸孔貫穿所述第二絕緣介質(zhì)層并暴露出所述第二多晶硅層。
8.如權(quán)利要求1所述的PIP電容，其特征在于，所述第一多晶硅層是所述PIP電容的下電極，所述第二多晶硅層是所述PIP電容的上電極。
9.一種嵌入式快閃存儲(chǔ)器，其特征在于，包括:如權(quán)利要求1至8中任一項(xiàng)所述的PIP電容。
10.如權(quán)利要求9所述的嵌入式快閃存儲(chǔ)器，其特征在于，所述嵌入式快閃存儲(chǔ)器為嵌入式P型快閃存儲(chǔ)器。
【專利摘要】本實(shí)用新型涉及一種PIP電容和嵌入式快閃存儲(chǔ)器，其中，所述PIP電容包括：形成于襯底上的第一多晶硅層；形成于所述第一多晶硅層上的第一絕緣介質(zhì)層；形成于所述第一絕緣介質(zhì)層上的第二多晶硅層；其中，所述第二多晶硅層的側(cè)面包圍所述第一多晶硅層的側(cè)面。在本實(shí)用新型提供的PIP電容和嵌入式快閃存儲(chǔ)器中，利用多晶硅材料形成PIP電容的側(cè)墻，所述側(cè)墻能夠避免所述PIP電容在后續(xù)制造過(guò)程中受到腐蝕，從而保證擊穿電壓的穩(wěn)定性，進(jìn)而提高嵌入式快閃存儲(chǔ)器的可靠性及良率。
【IPC分類】H01L23-64
【公開號(hào)】CN204407324
【申請(qǐng)?zhí)枴緾N201520138365
【發(fā)明人】楊震
【申請(qǐng)人】中芯國(guó)際集成電路制造(北京)有限公司
【公開日】2015年6月17日
【申請(qǐng)日】2015年3月11日