1.一種增強(qiáng)型堆疊式ESD電路，其特征在于，所述ESD電路包括：
內(nèi)部ESD總線，用于向所述ESD電路提供電壓；
分壓電路，與所述內(nèi)部ESD總線連接，用于對內(nèi)部ESD總線的電壓進(jìn)行分壓；
RC檢測電路，與所述內(nèi)部ESD總線連接，用于實(shí)現(xiàn)當(dāng)內(nèi)部ESD總線的電壓為正常上電脈沖時(shí)，RC檢測電路輸出高電平，當(dāng)內(nèi)部ESD總線的電壓為高壓瞬態(tài)脈沖時(shí)，所述RC檢測電路輸出低電平；
反相器電路，分別與所述RC檢測電路及泄放電路連接，用于對RC檢測電路輸出的電壓進(jìn)行反相，從而控制泄放電路的開啟與關(guān)閉；
偏置電壓傳輸電路，分別與所述分壓電路及反相器電路連接，用于實(shí)現(xiàn)當(dāng)內(nèi)部ESD總線的電壓為正常上電脈沖時(shí)，所述偏置電壓傳輸電路開啟，將分壓電路的輸出電壓傳輸?shù)椒聪嗥麟娐?，?dāng)內(nèi)部ESD總線的電壓為瞬態(tài)高壓脈沖時(shí)，所述偏置電壓傳輸電路關(guān)閉；
高壓傳輸電路，分別與所述內(nèi)部ESD總線及泄放電路連接，，用于實(shí)現(xiàn)當(dāng)內(nèi)部ESD總線的電壓為正常上電脈沖時(shí)，所述高壓傳輸電路關(guān)閉，當(dāng)內(nèi)部ESD總線的電壓為高壓瞬態(tài)脈沖時(shí)，所述高壓傳輸電路開啟，并將所述高壓瞬態(tài)脈沖產(chǎn)生的高壓信號傳輸?shù)叫狗烹娐罚?/p>
泄放電路，分別與所述反相器電路、高壓傳輸電路及內(nèi)部ESD總線連接，用于實(shí)現(xiàn)當(dāng)內(nèi)部ESD總線的電壓為正常上電脈沖時(shí)，所述泄放電路關(guān)閉，當(dāng)內(nèi)部ESD總線的電壓為高壓瞬態(tài)脈沖時(shí)，所述泄放電路開啟，并對所述ESD電路中的電流進(jìn)行泄放。
2.根據(jù)權(quán)利要求1所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述分壓電路包括N級串聯(lián)的分壓單元，所述N大于等于2，其中，所述分壓單元包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏極與所述內(nèi)部ESD總線連接，所述第一NMOS管的源極分別與所述第一NMOS管的柵極、第二NMOS管的漏極連接，所述第二NMOS管的源極與所述第二NMOS管的柵極連接。
3.根據(jù)權(quán)利要求1所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述RC檢測電路包括N級串聯(lián)的RC檢測單元，所述N大于等于2，其中，所述RC檢測單元包括一端與所述內(nèi)部ESD總線連接第一電阻，及所述第一電阻的另一端與第一電容連接。
4.根據(jù)權(quán)利要求3所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述RC檢測單元的時(shí)間常數(shù)為1μs。
5.根據(jù)權(quán)利要求4所述的增強(qiáng)型堆疊式ESD電路，其特征在于，在0.18μm的SOI工藝中，所述第一電阻的值為105KΩ，所述第一電容的值為9.8pF。
6.根據(jù)權(quán)利要求1所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述反相器電路為一級反相器電路或三級反相器電路中的一種。
7.根據(jù)權(quán)利要求6所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述反相器電路為一級反相器電路，所述一級反相器電路包括N級串聯(lián)的一級反相器單元，所述N大于等于2，其中，所述一級反相器單元包括第一PMOS管及第三NMOS管，所述第一PMOS管的源極與所述內(nèi)部ESD總線連接，所述第一PMOS管的漏極與所述第三NMOS管的漏極連接，所述第一PMOS管的柵極分別與所述第三NMOS管的柵極、及第一電阻的另一端連接，所述第三NMOS管的源極與所述分壓電路連接。
8.根據(jù)權(quán)利要求6所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述反相器電路為三級反相器電路，所述三級反相器電路包括N級串聯(lián)的三級反相器單元，所述N大于等于2，其中，所述三級反相器單元包括第一、第二、第三PMOS管及第三、第四、第五NMOS管，所述第一、第二、第三PMOS管的源極均與所述內(nèi)部ESD總線連接，所述第一PMOS管的漏極與所述第三NMOS管的漏極、第二PMOS管的柵極、及第四NMOS管的柵極連接，所述第二PMOS管的漏極與所述第四NMOS管的漏極、第三PMOS管的柵極、及第五NMOS管的柵極連接，所述第一PMOS管的柵極分別與所述第三NMOS管的柵極、及第一電阻的另一端連接，所述第三PMOS管的漏極分別與所述第五NMOS管的漏極、高壓傳輸電路及泄放電路連接，所述第三NMOS管的源極與第四NMOS管的源極、第五NMOS管的源極及分壓電路連接。
9.根據(jù)權(quán)利要求7所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述偏置電壓傳輸電路包括(N-1)級偏置電壓傳輸單元，所述N大于等于2，其中，所述偏置電壓傳輸單元包括第四PMOS管，所述第四PMOS管連接于相鄰兩級的一級反相器單元之間，所述第四PMOS管的源極與所述上一級的一級反相器單元中的第三NMOS管的源極、及分壓電路連接，所述第四PMOS管的漏極與所述下一級的一級反相器單元中的第一PMOS管的源極連接，所述第四PMOS管的柵極分別與所述下一級的一級反相器單元中的第一PMOS管的漏極、及第三NMOS管的柵極連接。
10.根據(jù)權(quán)利要求8所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述偏置電壓傳輸電路包括(N-1)級偏置電壓傳輸單元，所述N大于等于2，其中，所述偏置電壓傳輸單元包括第四PMOS管，所述第四PMOS管連接于相鄰兩級的三級反相器單元之間，所述第四PMOS管的源極分別與所述上一級的三級反相器單元中的第三、第四、第五NMOS管的源極、及分壓電路連接，所述第四PMOS管的漏極與所述下一級的三級反相器單元中的第一、第二、第三PMOS管的源極連接，所述第四PMOS管的柵極分別與所述下一級的三級反相器單元中的第一PMOS管的漏極、及第三NMOS管的柵極連接。
11.根據(jù)權(quán)利要求1所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述高壓傳輸電路包括(N-1)級串聯(lián)的高壓傳輸單元，所述N大于等于2，其中，所述高壓傳輸單元包括第六NMOS管，所述第六NMOS管的漏極與所述內(nèi)部ESD總線連接，所述第六NMOS管的源極與反相器電路連接，所述第六NMOS管的柵極分別與所述反相器電路及泄放電路連接。
12.根據(jù)權(quán)利要求1所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述泄放電路包括N級串聯(lián)的泄放單元，所述N大于等于2，其中，所述泄放單元包括第七NMOS管，所述第七NMOS管的柵極分別與所述反相器電路及高壓傳輸電路連接，所述第七NMOS管的漏極與所述內(nèi)部ESD總線連接，所述第七NMOS管的源極與下一級泄放單元連接。
13.根據(jù)權(quán)利要求12所述的增強(qiáng)型堆疊式ESD電路，其特征在于，所述泄放單元還包括與所述第七NMOS管并聯(lián)的第一反偏二極管，所述第一反偏二極管的陰極與所述第七NMOS管的漏極連接，所述第一反偏二極管的陽極與下一級泄放單元連接。
14.一種混合電壓輸入輸出接口電路，連接于芯片引腳與外部電路之間，其特征在于，所述接口電路包括：
位于芯片引腳上的ESD防護(hù)電路，連接于電源端和接地端之間，用于對芯片進(jìn)行ESD保護(hù)；
N×VDD輸入輸出緩沖電路，分別與電源端、接地端及芯片引腳連接，用于實(shí)現(xiàn)芯片引腳與外部電路之間的信號傳輸；其中，所述ESD防護(hù)電路包括：
第二正偏二極管，連接于芯片引腳的一端和增強(qiáng)型堆疊式ESD電路之間，用于將芯片引腳上的正向高壓瞬態(tài)脈沖傳輸?shù)剿鲈鰪?qiáng)型堆疊式ESD電路上；
第三反偏二極管，連接于芯片引腳的另一端和接地端之間，用于將芯片引腳上的反向高壓瞬態(tài)脈沖傳輸?shù)浇拥囟耍?/p>
第四正偏二極管，連接于電源端和增強(qiáng)型堆疊式ESD電路之間，用于將電源端的正向高壓瞬態(tài)脈沖傳輸?shù)皆鰪?qiáng)型堆疊式ESD電路上；
如權(quán)利要求1～13任一項(xiàng)所述的增強(qiáng)型堆疊式ESD電路，連接于芯片引腳的一端和接地端之間，用于將流經(jīng)所述增強(qiáng)型堆疊式ESD電路的高壓瞬態(tài)脈沖進(jìn)行泄放；
ESD鉗位電路，連接于電源端和接地端之間，用于將接地端上的高壓瞬態(tài)脈沖進(jìn)行泄放。
15.根據(jù)權(quán)利要求14所述的混合電壓輸入輸出接口電路，其特征在于，所述N×VDD輸入輸出緩沖電路與所述芯片引腳之間還連接有一保護(hù)電阻。