1.一種電機(jī)驅(qū)動(dòng)電路，其特征在于，所述電機(jī)驅(qū)動(dòng)電路包括：處理器、繼電器電路以及速度控制電路；
2.根據(jù)權(quán)利要求1所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述電機(jī)驅(qū)動(dòng)電路還包括使能電路，所述使能電路的輸入端與所述處理器連接，所述使能電路的輸出端與所述速度控制電路連接；
3.根據(jù)權(quán)利要求2所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述電機(jī)驅(qū)動(dòng)電路還包括電流采集及放大電路，所述電流采集及放大電路的輸入端與所述速度控制電路連接，所述電流采集及放大電路的輸出端與所述處理器連接；
4.根據(jù)權(quán)利要求3所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述電流采集及放大電路包括采樣電路和放大電路，所述采樣電路的第一端與所述速度控制電路連接，所述采樣電路的第二端接地；所述放大電路的第一端與所述采樣電路連接，所述放大電路的第二端與所述處理器連接；
5.根據(jù)權(quán)利要求2所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述使能電路包括第一開(kāi)關(guān)管和第二開(kāi)關(guān)管；
6.根據(jù)權(quán)利要求5所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述第一開(kāi)關(guān)管在所述使能信號(hào)為所述第一電平的情況下處于導(dǎo)通狀態(tài)，所述第二開(kāi)關(guān)管在所述第一開(kāi)關(guān)管導(dǎo)通的情況下處于導(dǎo)通狀態(tài)，以控制所述速度控制電路在所述使能信號(hào)為所述第一電平的情況下處于所述使能狀態(tài)。
7.根據(jù)權(quán)利要求6所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述第一開(kāi)關(guān)管在所述使能信號(hào)為第二電平的情況下處于截止?fàn)顟B(tài)，所述第二開(kāi)關(guān)管在所述第一開(kāi)關(guān)管截止的情況下處于截止?fàn)顟B(tài)，以控制所述速度控制電路在所述使能信號(hào)為所述第二電平的情況下處于休眠狀態(tài)。
8.根據(jù)權(quán)利要求7所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述使能電路還包括第三開(kāi)關(guān)管、第一電阻、第二電阻、第三電阻、第四電阻、第一電容以及第二電容；
9.根據(jù)權(quán)利要求3所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述速度控制電路包括第四開(kāi)關(guān)管和第五開(kāi)關(guān)管；
10.根據(jù)權(quán)利要求9所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，在所述使能信號(hào)為第一電平的情況下，所述第四開(kāi)關(guān)管在所述處理器輸出至所述速度控制電路的速度控制信號(hào)為第三電平的情況下處于導(dǎo)通狀態(tài)，所述第五開(kāi)關(guān)管處于截止?fàn)顟B(tài)；所述第四開(kāi)關(guān)管在所述速度控制信號(hào)為第四電平的情況下處于截止?fàn)顟B(tài)，所述第五開(kāi)關(guān)管處于導(dǎo)通狀態(tài)，以通過(guò)所述速度控制信號(hào)控制所述速度控制電路與所述繼電器電路之間的電流控制所述電機(jī)的運(yùn)行速度。
11.根據(jù)權(quán)利要求10所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述第五開(kāi)關(guān)管在所述使能信號(hào)為第二電平的情況下處于截止?fàn)顟B(tài)，以控制所述速度控制電路處于休眠狀態(tài)。
12.根據(jù)權(quán)利要求11所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述速度控制電路還包括第三電容、第四電容、第五電阻、第六電阻和第七電阻；
13.根據(jù)權(quán)利要求12所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述速度控制電路還包括第六開(kāi)關(guān)管、第七開(kāi)關(guān)管和第九電阻；
14.根據(jù)權(quán)利要求13所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述速度控制電路還包括第八開(kāi)關(guān)管和第八電阻；
15.根據(jù)權(quán)利要求14所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，在所述電機(jī)驅(qū)動(dòng)電路中發(fā)生短路至電源的故障且所述第四開(kāi)關(guān)管處于截止?fàn)顟B(tài)的情況下，所述速度控制電路控制所述第四開(kāi)關(guān)管處于導(dǎo)通狀態(tài)，所述第五開(kāi)關(guān)管處于截止?fàn)顟B(tài)，以使輸出至所述電機(jī)的電流小于預(yù)設(shè)閾值。
16.根據(jù)權(quán)利要求4所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述放大電路包括放大器，所述放大器的第一輸入端與所述采樣電路連接，所述放大器的第二輸入端接地，所述放大器的輸出端與所述處理器連接。
17.根據(jù)權(quán)利要求16所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述放大電路還包括第五電容、第十電阻、第十一電阻、第十二電阻和第十三電阻；
18.根據(jù)權(quán)利要求17所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述放大電路還包括第十四電阻和第六電容；
19.根據(jù)權(quán)利要求4所述的電機(jī)驅(qū)動(dòng)電路，其特征在于，所述采樣電路包括采樣電阻，所述采樣電阻第一端與所述速度控制電路連接，所述采樣電阻的第二端接地。
20.一種電機(jī)控制設(shè)備，其特征在于，包括如權(quán)利要求1至19任一所述的電機(jī)驅(qū)動(dòng)電路。