技術(shù)特征：

1.一種正弦插值方法，其特征在于，建立低通濾波器對應(yīng)的多相濾波結(jié)構(gòu)，并在所述多相濾波結(jié)構(gòu)的每個分支上設(shè)置有鎖存器，形成M級流水線結(jié)構(gòu)；對所述M級流水線結(jié)構(gòu)進(jìn)行復(fù)制，形成N級并行的M級流水線結(jié)構(gòu)；所述方法還包括：

利用補零插值器對原始信號進(jìn)行補零的插值處理，得到補零正弦插值信號；

利用形成的成N級并行的M級流水線結(jié)構(gòu)對補零正弦插值信號進(jìn)行濾波處理，得到所述原始信號對應(yīng)的正弦插值信號。

2.根據(jù)權(quán)利要求1所述的正弦插值方法，其特征在于，所述建立低通濾波器對應(yīng)的多相濾波結(jié)構(gòu)包括：

獲得低通濾波器的沖擊響應(yīng)h(n)，對獲得的沖擊響應(yīng)h(n)進(jìn)行Z變換，得到所述低通濾波器的系統(tǒng)函數(shù)

按照相位均勻劃分的方式對得到的系統(tǒng)函數(shù)H(z)進(jìn)行相位分解，得到所述低通濾波器的多相濾波結(jié)構(gòu)

3.根據(jù)權(quán)利要求1所述的正弦插值方法，其特征在于，所述N級并行的M級流水線結(jié)構(gòu)的傳播延時為：

${\mathrm{NT}}_{pd}=\frac{C_{ch\arg e}}{M}{\mathrm{\βV}}_0/\left(k{\left({\mathrm{\βV}}_0-V_t\right)}^2\right)={\mathrm{NC}}_{ch\arg e}{V}_0/\left(k{\left(V_0-V_t\right)}^2\right)$

其中，C_charge為實現(xiàn)所述N級并行的M級流水線結(jié)構(gòu)的FPGA在單個時鐘周期里充放電的電容，V₀為電源電壓，V_t為閾值電壓，k為工藝參數(shù)的函數(shù)，β為大于0小于1的常數(shù)。

4.根據(jù)權(quán)利要求1至3任一項所述的正弦插值方法，其特征在于，所述M級流水線結(jié)構(gòu)為三級流水線結(jié)構(gòu)，所述N級并行的M級流水線結(jié)構(gòu)為三級并行的三級流水線結(jié)構(gòu)。

5.一種正弦插值裝置，其特征在于，所述裝置包括：

預(yù)處理單元，用于建立低通濾波器對應(yīng)的多相濾波結(jié)構(gòu)，并在所述多相濾波結(jié)構(gòu)的每個分支上設(shè)置有鎖存器，形成M級流水線結(jié)構(gòu)；以及用于對所述M級流水線結(jié)構(gòu)進(jìn)行復(fù)制，形成N級并行的M級流水線結(jié)構(gòu)；

補零插值單元，用于利用補零插值器對原始信號進(jìn)行補零的插值處理，得到補零正弦插值信號；

優(yōu)化處理單元，用于利用形成的成N級并行的M級流水線結(jié)構(gòu)對補零正弦插值信號進(jìn)行濾波處理，得到所述原始信號對應(yīng)的正弦插值信號。

6.根據(jù)權(quán)利要求5所述的正弦插值裝置，其特征在于，所述預(yù)處理單元包括：

Z變換模塊，用于獲得低通濾波器的沖擊響應(yīng)h(n)，對獲得的沖擊響應(yīng)h(n)進(jìn)行Z變換，得到所述低通濾波器的系統(tǒng)函數(shù)

相位分解模塊，用于按照相位均勻劃分的方式對得到的系統(tǒng)函數(shù)H(z)進(jìn)行相位分解，得到所述低通濾波器的多相濾波結(jié)構(gòu)

7.根據(jù)權(quán)利要求5所述的正弦插值裝置，其特征在于，所述N級并行的M級流水線結(jié)構(gòu)的傳播延時為：

${\mathrm{NT}}_{pd}=\frac{C_{ch\arg e}}{M}{\mathrm{\βV}}_0/\left(k{\left({\mathrm{\βV}}_0-V_t\right)}^2\right)={\mathrm{NC}}_{ch\arg e}{V}_0/\left(k{\left(V_0-V_t\right)}^2\right)$

其中，C_charge為實現(xiàn)所述N級并行的M級流水線結(jié)構(gòu)的FPGA在單個時鐘周期里充放電的電容，V₀為電源電壓，V_t為閾值電壓，k為工藝參數(shù)的函數(shù)，β為大于0小于1的常數(shù)。

8.根據(jù)權(quán)利要求5至7任一項所述的正弦插值裝置，其特征在于，所述M級流水線結(jié)構(gòu)為三級流水線結(jié)構(gòu)，所述N級并行的M級流水線結(jié)構(gòu)為三級并行的三級流水線結(jié)構(gòu)。

9.一種高速數(shù)據(jù)采集設(shè)備，其特征在于，所述高速數(shù)據(jù)采集設(shè)備包括：數(shù)字處理器和顯示單元，所述數(shù)字處理器包括模數(shù)轉(zhuǎn)換芯片和權(quán)利要求5至8任一項所述的正弦插值裝置。

10.根據(jù)權(quán)利要求9所述的高速數(shù)據(jù)采集設(shè)備，其特征在于，所述高速數(shù)據(jù)采集設(shè)備為數(shù)字示波器。