国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種基于晶體管堆疊結(jié)構(gòu)的矩陣功率放大器的制作方法

      文檔序號:12181963閱讀:1012來源:國知局
      一種基于晶體管堆疊結(jié)構(gòu)的矩陣功率放大器的制作方法與工藝

      本發(fā)明涉及場效應(yīng)晶體管射頻功率放大器和集成電路領(lǐng)域,特別是針對超寬帶收發(fā)機末端的發(fā)射模塊應(yīng)用的一種基于晶體管堆疊結(jié)構(gòu)的矩陣功率放大器。



      背景技術(shù):

      隨著超寬帶通信、軟件無線電、無線局域網(wǎng)(WLAN)等無線通信市場的快速發(fā)展,射頻前端收發(fā)器也要求隨之向高集成、低功耗、結(jié)構(gòu)緊湊、價格低廉的方向發(fā)展。

      射頻與微波功率放大器作為發(fā)射機的重要模塊,是整個發(fā)射機中耗能最多的電路,其輸出功率要求比較高,當(dāng)采用集成電路工藝設(shè)計實現(xiàn)射頻與微波功率放大器芯片電路時,其性能和成本受到了一定制約,主要體現(xiàn)在以下幾方面:

      (1)高功率高效率放大能力受限:隨著半導(dǎo)體工藝的發(fā)展和晶體管尺寸等比例縮小的趨勢,晶體管的柵長越來越短,導(dǎo)致了擊穿電壓的降低和膝點電壓的升高,從而限制了晶體管漏極輸出電壓擺幅,進(jìn)而限制了單一晶體管的功率容量。目前,典型的解決方案為將多個晶體管(8至32個)平行排列進(jìn)行功率合成,以提高功率容限,但是,這種解決方案卻因此增加了柵源電容,降低了輸入阻抗,增大了輸入電路的阻抗匹配的設(shè)計難度,同時,采用此結(jié)構(gòu)的晶體管放大器的最佳輸出負(fù)載阻抗非常小,需要通過額外的輸出阻抗匹配網(wǎng)絡(luò)進(jìn)行輸出電路的阻抗匹配設(shè)計,因此,也增大了輸出電路的阻抗匹配設(shè)計難度,同時,采用多個晶體管平行排列合成結(jié)構(gòu)將占用很大的芯片面積,從而大大增加了芯片生產(chǎn)成本。

      (2)超寬帶高功率放大能力受限:在射頻功率放大器的設(shè)計過程中,受晶體管增益帶寬積的影響,設(shè)計者總是要在功放帶寬和功率增益這兩個指標(biāo)間進(jìn)行折中。同時,集成電路中采用的多個晶體管(8至32個)平行排列進(jìn)行功率合成的結(jié)構(gòu),在很寬的頻帶內(nèi)實現(xiàn)8至32個放大支路的低插損的功率合成,以及每個分支的最佳負(fù)載阻抗的寬帶匹配,其設(shè)計難度非常大。

      目前,常見的超寬帶高功率放大器的電路結(jié)構(gòu)有很多,如多路合成放大器,平衡放大器、以及分布式放大器等,要想同時滿足各項參數(shù)的要求十分困難,通常,其阻抗匹配的實現(xiàn)是以降低線性度,或增加功耗或芯片面積等為代價來獲得的。

      由此可以看出,基于集成電路工藝的超寬帶射頻功率放大器設(shè)計難點為:(1)超寬帶下高功率輸出難度較大;(2)超寬帶條件下的高功率增益難度較大;(3)超寬帶下的傳統(tǒng)方法的芯片面積較大。



      技術(shù)實現(xiàn)要素:

      本發(fā)明所要解決的技術(shù)問題是提供一種基于晶體管堆疊技術(shù)的矩陣功率放大器,具有高功率輸出能力、高功率增益、良好的輸入輸出匹配特性、芯片面積小且成本低等優(yōu)點。

      本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下:一種基于晶體管堆疊結(jié)構(gòu)的矩陣功率放大器,包括依次連接的輸入匹配網(wǎng)絡(luò)、功率分配網(wǎng)絡(luò)、堆疊矩陣放大網(wǎng)絡(luò)、功率合成網(wǎng)絡(luò)和輸出匹配網(wǎng)絡(luò),以及分別與所述堆疊矩陣放大網(wǎng)絡(luò)對稱連接的第一偏置電路和第二偏置電路。

      本發(fā)明的有益效果是:采用晶體管堆疊矩陣放大網(wǎng)絡(luò),節(jié)省了芯片的面積,同時實現(xiàn)了良好的寬帶功率輸出能力和功率增益能力,避免了集成電路工藝的低擊穿電壓特性,提高電路的穩(wěn)定性與可靠性。

      在上述技術(shù)方案的基礎(chǔ)上,本發(fā)明還可以做如下改進(jìn)。

      進(jìn)一步,所述堆疊矩陣放大網(wǎng)絡(luò)包括至少兩路并行的堆疊結(jié)構(gòu),所述堆疊結(jié)構(gòu)至少由兩個晶體管按照源極漏極相連堆疊構(gòu)成;

      所述每路堆疊結(jié)構(gòu)的最底層的晶體管的柵極連接兩并聯(lián)電阻后均分別連接到所述第一偏置電路的柵極旁路電容和所述第二偏置電路的柵極旁路電容,所述最底層晶體管的源極接地,且所述最底層晶體管的柵極通過所述功率分配網(wǎng)絡(luò)連接到所述輸入匹配網(wǎng)絡(luò);

      所述每路堆疊結(jié)構(gòu)的其余層的晶體管的柵極通過電阻均分別連接到所述第一偏置電路的柵極分壓電阻和第二偏置電路的柵極分壓電阻,且所述其余層的晶體管的柵極分別連接兩路由柵極補償電阻與柵極補償電容連接接地組成的補償電路;

      所述每路堆疊結(jié)構(gòu)的最上層的晶體管的漏極通過所述功率合成網(wǎng)絡(luò)分別連接到所述輸出匹配網(wǎng)絡(luò)與所述第一偏置電路和所述第二偏置電路的漏極饋電電感。

      采用上述進(jìn)一步方案的有益效果是保證功率放大器得到最大的輸出功率,可以大大節(jié)省芯片的面積。

      進(jìn)一步,所述每路堆疊結(jié)構(gòu)在相鄰的柵極節(jié)點上的補償電路通過柵極隔離電阻串接。

      采用上述進(jìn)一步方案的有益效果是:使矩陣功率放大器穩(wěn)定性效果更好。

      進(jìn)一步,所述堆疊矩陣放大網(wǎng)絡(luò)的每層中堆疊的晶體管的偏置電壓不等分,最底層晶體管的偏置電壓最低,最上層晶體管的偏置電壓最高,其余晶體管的偏置電壓介于兩者之間。

      進(jìn)一步,所述第一偏置電路和所述第二偏置電路均由柵極旁路電容、柵極分壓電阻、漏極饋電電感和漏極旁路電容構(gòu)成。

      采用上述進(jìn)一步方案的有益效果是:用于實現(xiàn)所述功率放大器柵極和漏極饋電及雜散信號的旁路功能。

      進(jìn)一步,所述堆疊矩陣放大網(wǎng)絡(luò)包括四路并行的堆疊結(jié)構(gòu),所述堆疊結(jié)構(gòu)由三個晶體管按照源極漏極相連堆疊構(gòu)成。

      進(jìn)一步,低壓偏置電源分別連接到所述第一偏置電路和所述第二偏置電路的柵極旁路電容上;高壓偏置電源分別連接到所述第一偏置電路和所述第二偏置電路的漏極饋電電感和漏極旁路電容上。

      進(jìn)一步,所述輸入匹配網(wǎng)絡(luò)與輸出匹配網(wǎng)絡(luò)均由隔直電容、匹配電容和匹配電感構(gòu)成。

      采用上述進(jìn)一步方案的有益效果是:用于實現(xiàn)所述矩陣功率放大器的輸入阻抗的匹配和隔直功能以及輸出阻抗匹配和隔直功能。

      進(jìn)一步,所述功率分配網(wǎng)絡(luò)與功率合成網(wǎng)絡(luò)均由六段微帶線結(jié)構(gòu)構(gòu)成。

      采用上述進(jìn)一步方案的有益效果是:用于分別實現(xiàn)輸入信號的分配功能與輸出信號的合成功能。

      進(jìn)一步,所述堆疊矩陣放大網(wǎng)絡(luò)為有源放大網(wǎng)絡(luò),所述輸入匹配網(wǎng)絡(luò)、功率分配網(wǎng)絡(luò)、功率合成網(wǎng)絡(luò)和輸出匹配網(wǎng)絡(luò)均為無源網(wǎng)絡(luò)。

      附圖說明

      圖1為本發(fā)明矩陣功率放大器原理框圖;

      圖2為本發(fā)明矩陣功率放大器電路圖。

      具體實施方式

      以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述,所舉實例只用于解釋本發(fā)明,并非用于限定本發(fā)明的范圍。

      如圖1、圖2所示,本發(fā)明提供的一種基于晶體管堆疊結(jié)構(gòu)的矩陣功率放大器,是一種采用晶體管堆疊矩陣放大網(wǎng)絡(luò)結(jié)構(gòu)的超寬帶射頻功率放大器,采用集成電路工藝進(jìn)行設(shè)計,包括依次連接的輸入匹配網(wǎng)絡(luò)、功率分配網(wǎng)絡(luò)、堆疊矩陣放大網(wǎng)絡(luò)、功率合成網(wǎng)絡(luò)和輸出匹配網(wǎng)絡(luò),以及分別與堆疊矩陣放大網(wǎng)絡(luò)對稱連接的第一偏置電路和第二偏置電路,其中,堆疊矩陣放大網(wǎng)絡(luò)為有源放大網(wǎng)絡(luò),輸入匹配網(wǎng)絡(luò)、功率分配網(wǎng)絡(luò)、功率合成網(wǎng)絡(luò)、輸出匹配網(wǎng)絡(luò)、第一偏置電路和第二偏置電路為無源網(wǎng)絡(luò)。

      其中,堆疊矩陣放大網(wǎng)絡(luò)包括至少兩路并行的堆疊結(jié)構(gòu),堆疊結(jié)構(gòu)至少由兩個晶體管按照源極漏極相連堆疊構(gòu)成;每路堆疊結(jié)構(gòu)的最底層的晶體管的柵極連接兩并聯(lián)電阻后均分別連接到第一偏置電路的柵極旁路電容和第二偏置電路的柵極旁路電容,最底層晶體管的源極接地,且最底層晶體管的柵極通過功率分配網(wǎng)絡(luò)連接到輸入匹配網(wǎng)絡(luò);

      每路堆疊結(jié)構(gòu)的其余層的晶體管的柵極通過電阻均分別連接到第一偏置電路的柵極分壓電阻和第二偏置電路的柵極分壓電阻,且其余層的晶體管的柵極分別連接兩路由柵極補償電阻與柵極補償電容連接接地組成的補償電路,且補償電路通過柵極隔離電阻串接;

      每路堆疊結(jié)構(gòu)的最上層的晶體管的漏極通過所述功率合成網(wǎng)絡(luò)分別連接到所述輸出匹配網(wǎng)絡(luò)與所述第一偏置電路和所述第二偏置電路的漏極饋電電感。

      輸入匹配網(wǎng)絡(luò)與輸出匹配網(wǎng)絡(luò)均由隔直電容、匹配電容和匹配電感構(gòu)成,用于實現(xiàn)所述矩陣功率放大器的輸入阻抗與輸出阻抗匹配和隔直功能。

      功率分配網(wǎng)絡(luò)與功率合成網(wǎng)絡(luò)均由六段微帶線結(jié)構(gòu)構(gòu)成,用于分別實現(xiàn)輸入信號與輸出信號的分配功能與合成功能。

      第一偏置電路和第二偏置電路均由柵極旁路電容、三個柵極分壓電阻、漏極饋電電感和漏極旁路電容構(gòu)成,用于實現(xiàn)所述功率放大器柵極和漏極饋電及雜散信號的旁路功能。

      將低壓偏置電源分別連接到第一偏置電路和第二偏置電路的柵極旁路電容上;高壓偏置電源分別連接到第一偏置電路和所述第二偏置電路的漏極饋電電感和漏極旁路電容上,堆疊矩陣放大網(wǎng)絡(luò)的每層中堆疊的晶體管的偏置電壓不等分,最上底層晶體管的偏置電壓最低,最下上層晶體管的偏置電壓最高,其余晶體管的偏置電壓介于兩者之間。

      為保證功率放大器得到最大的輸出功率,需要更大的電壓輸出擺幅,所以該矩陣功率放大器核心為堆疊矩陣放大網(wǎng)絡(luò),采用3晶體管堆疊的4路并行放大的方式,形成3×4的晶體管堆疊矩陣放大網(wǎng)絡(luò),通過多級電阻分壓式結(jié)構(gòu)進(jìn)行直流饋電。與采用變壓器的分布式超寬帶功放結(jié)構(gòu)相比,3×4的晶體管堆疊矩陣放大網(wǎng)絡(luò)可以大大節(jié)省芯片的面積。

      其中,在堆疊矩陣放大網(wǎng)絡(luò)中,其關(guān)鍵電路參數(shù)的求解方法如下:

      (1)堆疊結(jié)構(gòu)的柵極補償電容C9~C16=Cgg

      (2)堆疊結(jié)構(gòu)的柵極補償電容C17~C24=Cggg

      上述公式中,Zopt為晶體管最佳負(fù)載實阻抗,單位均為Ω;Cgs為晶體管柵源電容,Cgd為晶體管柵漏寄生電容即密勒電容,單位均為pF;gm為晶體管跨導(dǎo),單位為mS。

      (3)堆疊結(jié)構(gòu)的柵極補償電阻R13、R14、R16、R17、R19、R20、R22、R23取值為3~5Ω;

      (4)堆疊結(jié)構(gòu)的柵極補償電阻R28、R29、R31、R32、R34、R35、R37、R38取值為5~10Ω;

      (5)4路并行放大結(jié)構(gòu)的柵極隔離電阻R15、R18、R21、R30、R33、R36取值為50~100Ω;

      基于上述公式,并通過綜合調(diào)整晶體管M1~M12的尺寸大小,偏置及反饋電阻R1~R42的電阻值大小,補償及匹配電容C1~C24的大小,偏置及匹配電感L1~L4的大小,功率合成與分配網(wǎng)絡(luò)TL1~TL12的大小,可以使本發(fā)明的整個放大器電路在超寬帶內(nèi)實現(xiàn)輸入及輸出良好的阻抗匹配、高功率增益、良好的功率增益平坦度,且整個功放電路面積很小、成本低。

      本發(fā)明的工作過程為:射頻輸入信號通過輸入端IN進(jìn)入電路,通過輸入隔直耦合電容C1,進(jìn)入匹配電容C2和匹配電感L1構(gòu)成的L枝節(jié)的輸入匹配網(wǎng)絡(luò),然后進(jìn)入微帶線TL1~TL6構(gòu)成的功率分配網(wǎng)絡(luò),然后進(jìn)入4路并行的3晶體管堆疊功率放大器的最底層晶體管M1~M4的柵極,然后從M1~M4的漏極并行輸出,再并行進(jìn)入3晶體管堆疊放大器的第二級晶體管M5~M8的源極,然后從M5~M8的漏極并行輸出,再并行進(jìn)入3晶體管堆疊放大器的第三級晶體管M9~M12的源極,然后從M9~M12的漏極并行輸出,進(jìn)入微帶線TL7~TL12構(gòu)成的功率合成網(wǎng)絡(luò),然后進(jìn)入匹配電感L2和匹配電容C3構(gòu)成的L枝節(jié)的輸出匹配網(wǎng)絡(luò),進(jìn)入輸出隔直耦合電容C4,最后通過輸出端OUT到達(dá)輸出端,完成功率放大。

      在整個基于晶體管堆疊技術(shù)的矩陣功率放大器電路中,晶體管的尺寸和其他直流饋電電阻、補償電容的大小是綜合考慮整個電路的增益、帶寬和輸出功率等各項指標(biāo)后決定的,通過后期的版圖設(shè)計與合理布局,可以更好地實現(xiàn)所要求的各項指標(biāo),實現(xiàn)在超寬帶條件下的高功率輸出能力、高功率增益、良好的輸入輸出匹配特性、芯片面積小且成本低。

      以上所述僅為本發(fā)明的較佳實施例,并不用以限制本發(fā)明,凡在本發(fā)明的精神和原則之內(nèi),所作的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。

      當(dāng)前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1