本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其涉及一種上電復(fù)位電路及集成電路。

背景技術(shù)：

在集成電路設(shè)計領(lǐng)域，各種集成電路都可以包括上電復(fù)位(POR：Power On Reset)電路，其作用是保證在施加電源后，模擬和數(shù)字模塊初始化至已知狀態(tài)?；綪OR功能會產(chǎn)生一個內(nèi)部復(fù)位脈沖或復(fù)位電平以避免“競爭”現(xiàn)象，并使器件保持靜態(tài)，直至電源電壓穩(wěn)定或達到一個能保證正常工作的閾值。一旦電源電壓達到閾值電壓，POR電路就會釋放內(nèi)部復(fù)位信號，狀態(tài)機開始初始化，在初始化完成后，集成電路開始正常工作。

然而，現(xiàn)有技術(shù)的上電復(fù)位電路通常僅能分別保證慢上電(例如1ms以上)或快上電(例如1ms以內(nèi))時的上電復(fù)位，無法同時保證慢上電和快上電情況下的上電復(fù)位。

技術(shù)實現(xiàn)要素：

技術(shù)問題

有鑒于此，本發(fā)明提出一種上電復(fù)位電路，通過改進上電復(fù)位電路的結(jié)構(gòu)，使得上電復(fù)位電路在慢上電和快上電情況下均能產(chǎn)生可靠的復(fù)位信號，實現(xiàn)對集成電路系統(tǒng)的上電復(fù)位。

解決方案

根據(jù)本發(fā)明的一個方面，提供了一種上電復(fù)位電路。所述上電復(fù)位電路包括：

第一上電模塊，所述第一上電模塊輸出第一上電信號；

第一保持模塊，所述第一保持模塊連接到所述第一上電模塊的輸出端，輸入所述第一上電信號，輸出第一復(fù)位信號；

第二上電模塊，所述第二上電模塊連接到所述第一保持模塊的輸出端，輸入所述第一復(fù)位信號，輸出第二上電信號；

第二保持模塊，所述第二保持模塊連接到所述第二上電模塊的輸出端，輸入所述第二上電信號，輸出第二復(fù)位信號。

在一種可能的實現(xiàn)方式中，所述第一上電模塊包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管以及第一電容，

其中，所述第一晶體管的漏極分別連接到所述第三晶體管的柵極、所述第三晶體管的漏極以及所述第四晶體管的柵極；

所述第二晶體管的柵極分別連接到所述第二晶體管的漏極、所述第四晶體管的漏極以及所述第一電容的一端，所述第一電容的一端輸出所述第一上電信號；

所述第一晶體管的源極以及所述第二晶體管的源極連接到電源電壓；

所述第一晶體管的柵極、所述第三晶體管的源極、所述第四晶體管的源極以及所述第一電容的另一端接地。

在一種可能的實現(xiàn)方式中，所述第二上電模塊包括：第五晶體管、第六晶體管以及第二電容，

其中，所述第五晶體管的柵極連接到所述第六晶體管的柵極，輸入所述第一復(fù)位信號；

所述第五晶體管的漏極分別連接到所述第六晶體管的漏極以及所述第二電容的一端，所述第二電容的一端輸出所述第二上電信號；

所述第五晶體管的源極連接到電源電壓；

所述第六晶體管的源極以及所述第二電容的另一端接地。

在一種可能的實現(xiàn)方式中，所述第一保持模塊包括：

第一施密特觸發(fā)器，所述第一施密特觸發(fā)器的輸入端輸入所述第一上電信號，輸出所述第一復(fù)位信號。

在一種可能的實現(xiàn)方式中，所述第一保持模塊包括：

第一倒相器模塊，所述第一倒相器模塊的輸入端輸入所述第一上電信號，輸出所述第一復(fù)位信號，

其中，所述第一倒相器模塊包括串聯(lián)的偶數(shù)個倒相器。

在一種可能的實現(xiàn)方式中，所述第二保持模塊包括：

第二施密特觸發(fā)器，所述第二施密特觸發(fā)器的輸入端輸入所述第二上電信號，輸出中間信號；

第二倒相器模塊，連接到所述第二施密特觸發(fā)器，所述第二倒相器模塊的輸入端輸入所述中間信號，輸出所述第二復(fù)位信號，

其中，所述第二倒相器模塊包括串聯(lián)的奇數(shù)個倒相器。

在一種可能的實現(xiàn)方式中，所述第二保持模塊包括：

第三倒相器模塊，所述第三倒相器模塊的輸入端輸入所述第二上電信號，輸出所述第二復(fù)位信號，

其中，所述第三倒相器模塊包括串聯(lián)的奇數(shù)個倒相器。

在一種可能的實現(xiàn)方式中，所述第一晶體管和所述第二晶體管為PMOS晶體管，所述第三晶體管和所述第四晶體管為NMOS晶體管。

在一種可能的實現(xiàn)方式中，所述第五晶體管為PMOS晶體管，所述第六晶體管為NMOS晶體管。

根據(jù)本發(fā)明的另一方面，提供了一種集成電路，所述集成電路包括如上所述的上電復(fù)位電路，所述上電復(fù)位電路輸出的第二復(fù)位信號對所述集成電路進行上電復(fù)位。

有益效果

根據(jù)本發(fā)明的實施例，通過改進上電復(fù)位電路的結(jié)構(gòu)，使得上電復(fù)位電路在慢上電和快上電情況下均能產(chǎn)生可靠的復(fù)位信號，實現(xiàn)對集成電路系統(tǒng)的上電復(fù)位。

根據(jù)下面參考附圖對示例性實施例的詳細說明，本發(fā)明的其它特征及方面將變得清楚。

附圖說明

包含在說明書中并且構(gòu)成說明書的一部分的附圖與說明書一起示出了本發(fā)明的示例性實施例、特征和方面，并且用于解釋本發(fā)明的原理。

圖1是根據(jù)本發(fā)明一示例性實施例示出的上電復(fù)位電路的示意圖。

圖2是根據(jù)本發(fā)明一示例性實施例示出的上電復(fù)位電路的示意圖。

具體實施方式

以下將參考附圖詳細說明本發(fā)明的各種示例性實施例、特征和方面。附圖中相同的附圖標(biāo)記表示功能相同或相似的元件。盡管在附圖中示出了實施例的各種方面，但是除非特別指出，不必按比例繪制附圖。

在這里專用的詞“示例性”意為“用作例子、實施例或說明性”。這里作為“示例性”所說明的任何實施例不必解釋為優(yōu)于或好于其它實施例。

另外，為了更好的說明本發(fā)明，在下文的具體實施方式中給出了眾多的具體細節(jié)。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，沒有某些具體細節(jié)，本發(fā)明同樣可以實施。在一些實例中，對于本領(lǐng)域技術(shù)人員熟知的方法、手段、元件和電路未作詳細描述，以便于凸顯本發(fā)明的主旨。

實施例1

圖1是根據(jù)本發(fā)明一示例性實施例示出的上電復(fù)位電路的示意圖。

根據(jù)本發(fā)明的示例性實施例的上電復(fù)位電路可以應(yīng)用于集成電路中，輸出第二復(fù)位信號對集成電路系統(tǒng)進行上電復(fù)位。如圖1所示，在一種可能的實現(xiàn)方式中，該上電復(fù)位電路包括：

第一上電模塊11，所述第一上電模塊11輸出第一上電信號V_B；

第一保持模塊12，所述第一保持模塊12連接到所述第一上電模塊11的輸出端，輸入所述第一上電信號V_B，輸出第一復(fù)位信號V_C；

第二上電模塊13，所述第二上電模塊13連接到所述第一保持模塊12的輸出端，輸入所述第一復(fù)位信號V_C，輸出第二上電信號V_D；

第二保持模塊14，所述第二保持模塊14連接到所述第二上電模塊13的輸出端，輸入所述第二上電信號V_D，輸出第二復(fù)位信號V_OUT。

該實施例通過改進上電復(fù)位電路的結(jié)構(gòu)，使得上電復(fù)位電路在慢上電和快上電情況下均能產(chǎn)生可靠的復(fù)位信號，實現(xiàn)對集成電路系統(tǒng)的上電復(fù)位。

舉例來說，第一上電模塊11和第一保持模塊12可以組成慢上電部分，在電源電壓VDD慢上電(例如1ms以上)的過程中產(chǎn)生可靠的復(fù)位信號，也即第一復(fù)位信號V_C；第二上電模塊13和第二保持模塊14可以組成快上電部分，在電源電壓VDD快上電(例如1ms以內(nèi))的過程中產(chǎn)生可靠的復(fù)位信號，也即第二復(fù)位信號V_OUT。將慢上電部分與快上電部分串聯(lián)后，可以保證無論在快上電過程還是慢上電過程中，都能夠產(chǎn)生可靠的復(fù)位信號(第二復(fù)位信號V_OUT)。

如圖2所示，在一種可能的實現(xiàn)方式中，第一上電模塊11可以包括：第一晶體管P1、第二晶體管P2、第三晶體管N1、第四晶體管N2以及第一電容C1。

其中，所述第一晶體管P1的漏極分別連接到所述第三晶體管N1的柵極、所述第三晶體管N1的漏極以及所述第四晶體管N2的柵極；

所述第二晶體管P2的柵極分別連接到所述第二晶體管P2的漏極、所述第四晶體管N2的漏極以及所述第一電容C1的一端，所述第一電容C1的一端輸出所述第一上電信號V_B；

所述第一晶體管P1的源極以及所述第二晶體管P1的源極連接到電源電壓VDD；

所述第一晶體管P1的柵極、所述第三晶體管N1的源極、所述第四晶體管N2的源極以及所述第一電容C1的另一端接地GND。

在一種可能的實現(xiàn)方式中，所述第一晶體管P1和所述第二晶體管P2為PMOS晶體管，所述第三晶體管N1和所述第四晶體管N2為NMOS晶體管。

如圖2所示，在一種可能的實現(xiàn)方式中，所述第二上電模塊13包括：第五晶體管P3、第六晶體管N3以及第二電容C2，

其中，所述第五晶體管P3的柵極連接到所述第六晶體管N3的柵極，輸入所述第一復(fù)位信號V_C；

所述第五晶體管P3的漏極分別連接到所述第六晶體管N3的漏極以及所述第二電容C2的一端，所述第二電容C2的一端輸出所述第二上電信號V_D；

所述第五晶體管P3的源極連接到電源電壓VDD；

所述第六晶體管N3的源極以及所述第二電容C2的另一端接地GND。

在一種可能的實現(xiàn)方式中，所述第五晶體管P3為PMOS晶體管，所述第六晶體管N3為NMOS晶體管。

舉例來說，如圖2所示，在電源電壓VDD慢上電的情況下，當(dāng)VDD較低(小于復(fù)位電壓)時，在第一上電模塊11中，第一晶體管P1和第四晶體管N2關(guān)斷，第三晶體管N1采用漏電較小的二極管接法，對第一晶體管P1的漏極電壓V_A下拉，使得第一晶體管P1的漏極的電壓V_A為0；而第二晶體管P2采用二極管接法，對第一上電信號V_B上拉，使得第一上電信號V_B為1，經(jīng)過第一保持模塊12保持后，第一復(fù)位信號V_C為1。此時，在第二上電模塊13中，由于第一復(fù)位信號V_C為1，第五晶體管P3關(guān)斷，第六晶體管N3導(dǎo)通，使得第二上電信號V_D為0，經(jīng)過第二保持模塊14翻轉(zhuǎn)后，第二復(fù)位信號V_OUT為1，輸出了有效的第二復(fù)位信號V_OUT，系統(tǒng)處于復(fù)位狀態(tài)。

在一種可能的實現(xiàn)方式中，隨著電源電壓VDD升高到大于或等于復(fù)位電壓，在第一上電模塊11中，第一晶體管P1導(dǎo)通，并與第三晶體管N1分壓，電壓V_A逐漸抬高為1，第四晶體管N2逐漸導(dǎo)通，并與第二晶體管P2分壓，第一上電信號V_B逐漸降低為0；當(dāng)?shù)谝簧想娦盘朧_B降低至0時，經(jīng)過第一保持模塊12保持后，第一復(fù)位信號V_C變?yōu)?。此時，在第二上電模塊13中，由于第一復(fù)位信號V_C為0，第五晶體管P3導(dǎo)通，第六晶體管N3關(guān)斷，使得第二上電信號V_D為1，經(jīng)過第二保持模塊14翻轉(zhuǎn)后，第二復(fù)位信號V_OUT為0，完成系統(tǒng)復(fù)位，使得系統(tǒng)的復(fù)位狀態(tài)解除，開始正常工作。

在一種可能的實現(xiàn)方式中，如圖2所示，在電源電壓VDD快上電的情況下，VDD快速升高，在第一上電模塊11中，第一電容C1的一端輸出所述第一上電信號V_B，由于第一電容C1的兩端電壓不能突變，因此第一上電信號V_B會保持一段較長時間的0狀態(tài)；經(jīng)過第一保持模塊12保持后，第一復(fù)位信號V_C保持為0。此時，在第二上電模塊13中，第一復(fù)位信號V_C為0，而第二電容C2的兩端電壓不能突變，使得第二上電信號V_D仍然為0；經(jīng)過第二保持模塊14翻轉(zhuǎn)后，第二復(fù)位信號V_OUT為1，輸出了有效的第二復(fù)位信號V_OUT，系統(tǒng)處于復(fù)位狀態(tài)。

在一種可能的實現(xiàn)方式中，由于電源電壓VDD快速上升到工作電壓，使得第二上電模塊13中的第五晶體管P3導(dǎo)通，第六晶體管N3關(guān)斷，第五晶體管P3對第二電容C2緩慢充電，使得第二上電信號V_D逐漸升高到1；經(jīng)過第二保持模塊14翻轉(zhuǎn)后，第二復(fù)位信號V_OUT翻轉(zhuǎn)為0，完成系統(tǒng)復(fù)位，使得系統(tǒng)的復(fù)位狀態(tài)解除，開始正常工作。

舉例來說，如果上電復(fù)位電路僅包括慢上電部分(例如，第一上電模塊11和第一保持模塊12)，則在慢上電時能產(chǎn)生可靠的復(fù)位信號；而在快上電時，由于第一電容C1的兩端電壓不能突變，無法輸出有效的復(fù)位信號(輸出1)，沒有復(fù)位過程。如果上電復(fù)位電路僅包括快上電部分(例如，第二上電模塊13和第二保持模塊14)，則在快上電時能產(chǎn)生可靠的復(fù)位信號，而在慢上電時，在一定時間內(nèi)第二上電信號V_D等于電源電壓VDD，第二復(fù)位信號V_OUT為0，無法輸出有效的復(fù)位信號，沒有復(fù)位過程。

舉例來說，如果上電復(fù)位電路采用快上電部分與慢上電部分的串聯(lián)方式，也即快上電部分在前，慢上電部分在后，則在快上電時，由于電容的兩端電壓不能突變，無法輸出有效的復(fù)位信號，沒有復(fù)位過程；而在慢上電時，由于對電容的充電時間較長，僅能輸出較短時間的高脈沖，無法輸出有效的復(fù)位信號，沒有復(fù)位過程。

通過這種方式，根據(jù)本發(fā)明的示例性實施例的上電復(fù)位電路在慢上電和快上電情況下均能產(chǎn)生可靠的復(fù)位信號，實現(xiàn)對集成電路系統(tǒng)的上電復(fù)位。

如圖2所示，在一種可能的實現(xiàn)方式中，所述第一保持模塊12可包括：第一施密特觸發(fā)器(SMT)S1，所述第一施密特觸發(fā)器S1的輸入端輸入所述第一上電信號V_B，輸出所述第一復(fù)位信號V_C。

如圖2所示，在一種可能的實現(xiàn)方式中，所述第二保持模塊14包括：

第二施密特觸發(fā)器S2，所述第二施密特觸發(fā)器S2的輸入端輸入所述第二上電信號V_D，輸出中間信號V_S2；

第二倒相器模塊INV2，連接到所述第二施密特觸發(fā)器S2，所述第二倒相器模塊INV2的輸入端輸入所述中間信號V_S2，輸出所述第二復(fù)位信號V_OUT，其中，所述第二倒相器模塊INV2包括串聯(lián)的奇數(shù)個倒相器。

舉例來說，施密特觸發(fā)器具有兩個穩(wěn)定狀態(tài)，但與一般觸發(fā)器不同的是，施密特觸發(fā)器采用電位觸發(fā)方式，其狀態(tài)由輸入信號電位維持；對于負向遞減和正向遞增兩種不同變化方向的輸入信號，施密特觸發(fā)器有不同的閾值電壓。

在一種可能的實現(xiàn)方式中，第一保持模塊12采用第一施密特觸發(fā)器S1。這樣，在第一上電信號V_B未達到第一施密特觸發(fā)器S1的閾值電壓時，可以將第一上電信號V_B保持為第一復(fù)位信號V_C，在第一上電信號V_B達到第一施密特觸發(fā)器S1的閾值電壓時，可以快速實現(xiàn)第一復(fù)位信號V_C的翻轉(zhuǎn)，從而保證第一復(fù)位信號V_C的穩(wěn)定性和準(zhǔn)確性。

在一種可能的實現(xiàn)方式中，第二保持模塊14采用第二施密特觸發(fā)器S2和第二倒相器模塊INV2進行串聯(lián)，其中，第二倒相器模塊INV2包括串聯(lián)的奇數(shù)個倒相器。這樣，在第二上電信號V_D未達到第二施密特觸發(fā)器S2的閾值電壓時，可以將第二上電信號V_D反相保持為第二復(fù)位信號V_OUT，在第二上電信號V_D達到第二施密特觸發(fā)器S2的閾值電壓時，可以快速實現(xiàn)第二復(fù)位信號V_OUT的翻轉(zhuǎn)，從而保證第二復(fù)位信號V_OUT的穩(wěn)定性和準(zhǔn)確性。

本領(lǐng)域技術(shù)人員應(yīng)理解，本發(fā)明的實施例不限制第一施密特觸發(fā)器S1、第二施密特觸發(fā)器S2以及第二倒相器模塊INV2中的倒相器的種類，可以采用本領(lǐng)域技術(shù)人員已知的任意結(jié)構(gòu)的施密特觸發(fā)器和倒相器。

通過這種方式，可以保證第二復(fù)位信號V_OUT的穩(wěn)定性和準(zhǔn)確性，從而實現(xiàn)系統(tǒng)的上電復(fù)位。

在另一種可能的實現(xiàn)方式中，所述第一保持模塊12可包括：

第一倒相器模塊INV1，所述第一倒相器模塊INV1的輸入端輸入所述第一上電信號V_B，輸出所述第一復(fù)位信號V_C，

其中，所述第一倒相器模塊INV1包括串聯(lián)的偶數(shù)個倒相器。

在另一種可能的實現(xiàn)方式中，所述第二保持模塊14可包括：

第三倒相器模塊INV3，所述第三倒相器模塊INV3的輸入端輸入所述第二上電信號V_D，輸出所述第二復(fù)位信號V_OUT，

其中，所述第三倒相器模塊INV3包括串聯(lián)的奇數(shù)個倒相器。

舉例來說，第一保持模塊12采用由串聯(lián)的偶數(shù)個倒相器組成的第一倒相器模塊INV1，可以將第一上電信號V_B有效地保持為第一復(fù)位信號V_C；第二保持模塊14采用由串聯(lián)的奇數(shù)個倒相器組成的第三倒相器模塊INV3，可以將第二上電信號V_D有效地反相保持為第二復(fù)位信號V_OUT。

本領(lǐng)域技術(shù)人員應(yīng)理解，本發(fā)明的實施例不限制第一倒相器模塊INV1和第三倒相器模塊INV3中的倒相器的種類，可以采用本領(lǐng)域技術(shù)人員已知的任意結(jié)構(gòu)的倒相器。

通過這種方式，可以保證第二復(fù)位信號V_OUT的準(zhǔn)確性，從而實現(xiàn)系統(tǒng)的上電復(fù)位。

在一種可能的實現(xiàn)方式中，所述第二晶體管P2為倒置比的PMOS晶體管，所述第三晶體管N1為倒置比的NMOS晶體管。

在一種可能的實現(xiàn)方式中，所述第五晶體管P3為倒置比的PMOS晶體管。

舉例來說，倒置比晶體管是指寬度小于長度的晶體管，一般用于替代大電阻。第二晶體管P2采用倒置比的PMOS晶體管，可以控制對第一電容C1的充電速度；第五晶體管P3采用倒置比的PMOS晶體管，可以控制對第二電容C2的充電速度；第三晶體管N1采用倒置比的NMOS晶體管，可以提高第三晶體管N1的分壓能力。

通過這種方式，在慢上電和快上電情況下均保證產(chǎn)生可靠的復(fù)位信號，實現(xiàn)對集成電路系統(tǒng)的上電復(fù)位。

在一種可能的實現(xiàn)方式中，根據(jù)本發(fā)明的示例性實施例還提供一種集成電路，所述集成電路采用如上所述的上電復(fù)位電路，所述上電復(fù)位電路輸出的第二復(fù)位信號對所述集成電路進行上電復(fù)位。

本發(fā)明的實施例通過改進上電復(fù)位電路的結(jié)構(gòu)，使得上電復(fù)位電路在慢上電和快上電情況下均能產(chǎn)生可靠的復(fù)位信號，實現(xiàn)對集成電路系統(tǒng)的上電復(fù)位。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)以所述權(quán)利要求的保護范圍為準(zhǔn)。