1.一種上電復(fù)位電路，其特征在于，所述上電復(fù)位電路包括：
第一上電模塊，所述第一上電模塊輸出第一上電信號(hào)；
第一保持模塊，所述第一保持模塊連接到所述第一上電模塊的輸出端，輸入所述第一上電信號(hào)，輸出第一復(fù)位信號(hào)；
第二上電模塊，所述第二上電模塊連接到所述第一保持模塊的輸出端，輸入所述第一復(fù)位信號(hào)，輸出第二上電信號(hào)；
第二保持模塊，所述第二保持模塊連接到所述第二上電模塊的輸出端，輸入所述第二上電信號(hào)，輸出第二復(fù)位信號(hào)。
2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述第一上電模塊包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管以及第一電容，其中，所述第一晶體管的漏極分別連接到所述第三晶體管的柵極、所述第三晶體管的漏極以及所述第四晶體管的柵極；
所述第二晶體管的柵極分別連接到所述第二晶體管的漏極、所述第四晶體管的漏極以及所述第一電容的一端，所述第一電容的一端輸出所述第一上電信號(hào)；
所述第一晶體管的源極以及所述第二晶體管的源極連接到電源電壓；
所述第一晶體管的柵極、所述第三晶體管的源極、所述第四晶體管的源極以及所述第一電容的另一端接地。
3.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述第二上電模塊包括：第五晶體管、第六晶體管以及第二電容，
其中，所述第五晶體管的柵極連接到所述第六晶體管的柵極，輸入所述第一復(fù)位信號(hào)；
所述第五晶體管的漏極分別連接到所述第六晶體管的漏極以及所述第二電容的一端，所述第二電容的一端輸出所述第二上電信號(hào)；
所述第五晶體管的源極連接到電源電壓；
所述第六晶體管的源極以及所述第二電容的另一端接地。
4.根據(jù)權(quán)利要求1-3中任意一項(xiàng)所述的上電復(fù)位電路，其特征在于，所述第一保持模塊包括：
第一施密特觸發(fā)器，所述第一施密特觸發(fā)器的輸入端輸入所述第一上電信號(hào)，輸出所述第一復(fù)位信號(hào)。
5.根據(jù)權(quán)利要求1-3中任意一項(xiàng)所述的上電復(fù)位電路，其特征在于，所述第一保持模塊包括：
第一倒相器模塊，所述第一倒相器模塊的輸入端輸入所述第一上電信號(hào)，輸出所述第一復(fù)位信號(hào)，
其中，所述第一倒相器模塊包括串聯(lián)的偶數(shù)個(gè)倒相器。
6.根據(jù)權(quán)利要求1-3中任意一項(xiàng)所述的上電復(fù)位電路，其特征在于，所述第二保持模塊包括：
第二施密特觸發(fā)器，所述第二施密特觸發(fā)器的輸入端輸入所述第二上電信號(hào)，輸出中間信號(hào)；
第二倒相器模塊，連接到所述第二施密特觸發(fā)器，所述第二倒相器模塊的輸入端輸入所述中間信號(hào)，輸出所述第二復(fù)位信號(hào)，
其中，所述第二倒相器模塊包括串聯(lián)的奇數(shù)個(gè)倒相器。
7.根據(jù)權(quán)利要求1-3中任意一項(xiàng)所述的上電復(fù)位電路，其特征在于，所述第二保持模塊包括：
第三倒相器模塊，所述第三倒相器模塊的輸入端輸入所述第二上電信號(hào)，輸出所述第二復(fù)位信號(hào)，
其中，所述第三倒相器模塊包括串聯(lián)的奇數(shù)個(gè)倒相器。
8.根據(jù)權(quán)利要求2所述的上電復(fù)位電路，其特征在于，
所述第一晶體管和所述第二晶體管為PMOS晶體管，所述第三晶體管和所述第四晶體管為NMOS晶體管。
9.根據(jù)權(quán)利要求3所述的上電復(fù)位電路，其特征在于，
所述第五晶體管為PMOS晶體管，所述第六晶體管為NMOS晶體管。
10.一種集成電路，其特征在于，所述集成電路包括如權(quán)利要求1-9中任意一項(xiàng)所述的上電復(fù)位電路，所述上電復(fù)位電路輸出的第二復(fù)位信號(hào)對所述集成電路進(jìn)行上電復(fù)位。