本發(fā)明涉及NMOS（N-Metal-Oxide-Semiconductor，N型金屬氧化物半導體）驅動電路，尤其涉及一種應用于高邊NMOS的驅動電路。

背景技術：

現(xiàn)有電路中用于防反接的電路元件主要為串聯(lián)二極管，但是如果在大功率回路中使用防反接二極管時，其功耗變得相當可觀。還可以使用NMOS管作為防反接元件，應用于大功率電路中時，功耗仍然很低。然而，現(xiàn)有驅動NMOS管的IC芯片絕大多數(shù)是針對作為開關電源中的開關MOS管應用而設計的，其原理多為自舉式、電荷泵式、變壓器耦合式、浮動電源式和直接式，基于這些原理實現(xiàn)的IC芯片勢必使得NMOS管不能保持長時間導通，因此不適用于驅動需要長期導通（或作為開關使用）的防反接高邊NMOS上。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種適用于驅動需要長期導通（或作為開關使用）的NMOS管的高邊NMOS驅動電路。

一種高邊NMOS驅動電路，包括

由至少兩個并聯(lián)連接的電容組成的升壓電路；

第一晶體三極管，其第一端通過第一電阻連接一電壓值高于10V的第一電壓源，其第二端連接所述升壓電路的第一端，其控制端通過第二電阻連接所述第一電阻和其第一端；

第二晶體三極管，其第一端連接所述升壓電路的第一端，其第二端接地，其控制端通過第三電阻連接所述第一晶體三極管的控制端，同時通過一電容接地；

第三晶體三極管，其第一端連接所述第二晶體三極管的控制端，其控制端通過第四電阻連接一0~5V的方波輸出源；

第四晶體三極管，其第一端連接所述第三晶體三極管的第二端，其第二端接地，其控制端通過第五電阻連接一用于控制所述高邊NMOS開關的0~5V的開關信號源；以及

第五晶體三極管，其第一端連接所述高邊NMOS的控制端，其第二端連接一電壓基準源，其控制端通過一阻容網絡構成的充放電回路連接所述升壓電路的第二端。

優(yōu)選的，所述第二和第三電阻的連接點與第一晶體三極管的控制端之間還連接有第一肖特基二極管和第六電阻的并聯(lián)電路；所述第四晶體三極管的第一端與第二晶體三極管的控制端之間還連接有第二肖特基二極管和第七電阻的并聯(lián)電路。

作為一種實施方式，所述阻容網絡包括第三肖特基二極管、第四肖特基二極管、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第一電容、第二電容和第一穩(wěn)壓管；所述第三肖特基二極管的陰極連接所述升壓電路的第二端，其陽極通過串聯(lián)連接的第八電阻、第九電阻和第十電阻連接所述第五晶體三極管的控制端；所述第四肖特基二極管的陽極連接所述升壓電路的第二端，其陰極通過串聯(lián)連接的第十一電阻和第十二電阻連接第九電阻和第十電阻的連接點；所述第一電容、第二電容和第一穩(wěn)壓管的并聯(lián)連接電路連接在第八電阻和第九電阻的連接點以及第十一電阻和第十二電阻的連接點之間；所述第八電阻和第九電阻的連接點除連接所述第一穩(wěn)壓管的陽極外，還連接所述電壓基準源。

優(yōu)選的，所述第五晶體三極管的第一端和第二端之間還連接有第三電容和第十三電阻構成的串聯(lián)電路。

優(yōu)選的，所述第一晶體三極管的第一端還通過第四電容接地。

優(yōu)選的，所述第三和第四晶體三極管的控制端還分別通過一阻容并聯(lián)網絡接地。

優(yōu)選的，所述第一晶體三極管為P溝道MOS管，所述第二至第四晶體三極管為N溝道MOS管，所述第一至第四晶體三極管的第一端為漏極，第二端為源極，控制端為門極。

作為一種實施方式，所述第五晶體三極管選自三極管和金屬氧化物晶體管。

作為一種實施方式，所述方波輸出源包括一555定時器芯片及兩個電阻兩個電容構成一多諧振蕩器以生成0~5V的方波信號，所述555定時器的輸出端作為方波輸入源的輸出端。

優(yōu)選的，所述第一電壓源為連接在所述555定時器的輸出端的直流倍壓電路。

本發(fā)明的高邊NMOS驅動電路采用一個方波發(fā)生電路再配合一個以NMOS的供電電壓為基準的電荷泵電路即可實現(xiàn)靈活的防反接NMOS驅動或開關作用的高邊背靠背NMOS驅動，很好地實現(xiàn)低成本的、應用于需要長期導通的高邊NMOS的驅動電路。

附圖說明

圖1為本發(fā)明一實施例的高邊NMOS驅動電路的電路結構原理圖。

圖2為本發(fā)明一實施例的方波發(fā)生電路和直流倍壓電路的電路結構原理圖。

具體實施方式

下面將結合具體實施例及附圖對本發(fā)明高邊NMOS驅動電路作進一步詳細描述。

本發(fā)明的高邊NMOS驅動電路主要包括一升壓電路和第一晶體三極管Q4、第二晶體三極管Q7、第三晶體三極管Q5、第四晶體三極管Q6和第五晶體三極管Q3。

其中升壓電路由至少兩個并聯(lián)連接的電容組成。本實施例中，如圖1所示，升壓電路包括兩個并聯(lián)連接的電容C12和C15，該并聯(lián)電路的一端作為升壓電路的第一端，該并聯(lián)電路的另一端作為升壓電路的第二端?？梢岳斫獾?，在其他實施例中，可根據升壓需要，采用三個或以上的電容并聯(lián)來構成相應的升壓電路。

本實施例中，第一晶體三極管Q4為P溝道MOS管，所述第二至第四晶體三極管Q6為N溝道MOS管。定義第一至第四晶體三極管Q6的第一端為漏極，第二端為源極，控制端為門極。第五晶體三極管Q3為三極管?？梢岳斫獾模谖寰w三極管還可以為MOS管。

則，第一晶體三極管Q4的第一端通過第一電阻R7連接一電壓值高于10V的第一電壓源VCC2，其第二端連接升壓電路的第一端，其控制端通過第二電阻R8連接第一電阻R7和其第一端。

第二晶體三極管Q7，其第一端連接升壓電路的第一端，其第二端接地，其控制端通過第三電阻R11連接第一晶體三極管Q4的控制端，同時通過一電容C18接地。

第三晶體三極管Q5，其第一端連接第二晶體三極管Q7的控制端，其控制端通過第四電阻R14連接一0~5V的方波輸出源（圖1中OUT1所示為該方波輸出源的輸出端）。

第四晶體三極管Q6，其第一端連接第三晶體三極管Q5的第二端，其第二端接地，其控制端通過第五電阻R19連接一用于控制所述高邊NMOS開關的0~5V的開關信號源MCU_CTRL（也即為控制高邊NMOS的使能信號，由一控制芯片發(fā)出）。

第五晶體三極管Q3，其第一端連接所述高邊NMOS的控制端（也即圖1中VOUT），其第二端連接一電壓基準源VIN（作為高邊NMOS的輸入電源），其控制端通過一阻容網絡構成的充放電回路連接升壓電路的第二端。

此外，第二和第三電阻R8，R11的連接點與第一晶體三極管Q4的控制端之間還連接有第一肖特基二極管D5和第六電阻R9的并聯(lián)電路。第四晶體三極管Q6的第一端與第二晶體三極管Q7的控制端之間還連接有第二肖特基二極管D8和第七電阻R15的并聯(lián)電路。

阻容網絡包括第三肖特基二極管D6、第四肖特基二極管D9、第八電阻R12、第九電阻R13、第十電阻R10、第十一電阻R17、第十二電阻R18、第一電容C13、第二電容C14和第一穩(wěn)壓管D7。第三肖特基二極管D6的陰極連接升壓電路的第二端，其陽極通過串聯(lián)連接的第八電阻R12、第九電阻R13和第十電阻R10連接第五晶體三極管Q3的控制端。第四肖特基二極管D9的陽極連接升壓電路的第二端，其陰極通過串聯(lián)連接的第十一電阻R17和第十二電阻R18連接第九電阻R13和第十電阻R10的連接點。第一電容C13、第二電容C14和第一穩(wěn)壓管D7的并聯(lián)連接電路連接在第八電阻R12和第九電阻R13的連接點以及第十一電阻R17和第十二電阻R18的連接點之間。第八電阻R12和第九電阻R13的連接點除連接第一穩(wěn)壓管D7的陽極外，還連接電壓基準源VIN。

此外，第五晶體三極管Q3的第一端和第二端之間還連接有第三電容C10和第十三電阻R6構成的串聯(lián)電路。第一晶體三極管Q4的第一端還通過第四電容C11接地。第三晶體三極管Q5的控制端還通過并聯(lián)連接的電容C16和電阻R16構成的阻容并聯(lián)網絡接地。第四晶體三極管Q6的控制端還通過并聯(lián)連接的電容C17和電阻R20構成的阻容并聯(lián)網絡接地。

方波輸出源（OUT1所指信號輸出電路）可為應用所述高邊NMOS作為需要長期導通，或作為開關使用（例如防反接元件）的電路中已有的一個方波輸出源，也可以由如圖2所示的電路提供。

如圖2所示，方波輸出源為由555定時器芯片U1及兩個電阻R4，R5，兩個電容C7，C8構成的多諧振蕩器，以生成0~5V的方波信號。具體的，芯片U1的電源端（標記為VCC）通過電阻R1連接一5V的電壓源VCC1，同時通過電容C3接地。芯片U1的電源端（標記為OUT）作為方波輸入源的輸出端VCC2。芯片U1的CONT端通過電容C8接地，其接地端GND接地，其RECET端連接其電源端VCC，并通過電阻R4連接DISCH端，其THRES端連接其TRIG端，并通過電容C7接地，還通過電阻R5連接其DISCH端。

第一電壓源可為應用所述高邊NMOS作為需要長期導通，或作為開關使用（例如防反接元件）的電路中已有超過10V的電壓源，也可以采用如圖2所示的、連接在555定時器芯片U1的輸出端OUT的直流倍壓電路。

其中，該直流倍壓電路的P溝道MOS管Q1的漏極通過電阻R2和電阻R1連接電壓源VCC1，其源極連接N溝道MOS管Q2的漏極，其門極連接芯片U1的輸出端OUT。N溝道MOS管Q2的源極基底，其門極也連接芯片U1的輸出端OUT。電阻R2與P溝道MOS管Q1的漏極的連接點還通過電容C6接地，電阻R2和電阻R1的連接點還通過電阻R3連接芯片U1的輸出端OUT。該直流倍壓電路還包括：肖特基二極管D1，其陽極連接MOS管Q1的漏極，其陰極通過電容C4連接MOS管Q1的源極；肖特基二極管D2，其陽極通過電容C4連接MOS管Q1的源極，其陰極通過電容C1連接肖特基二極管D1的陽極；肖特基二極管D3，其陽極連接肖特基二極管D2的陰極，其陰極通過電容C5連接肖特基二極管D2的陽極；肖特基二極管D4，其陽極連接肖特基二極管D3的陰極，其陰極作為直流倍壓電路的輸出端VCC2，提供大于10V的直流電。該直流倍壓電路還包括連接在肖特基二極管D3的陽極和肖特基二極管D4的陰極之間的電容C2。

工作中，由典型的555定時器產生方波驅動直流倍壓電路產生10V以上，例如13V的電源，該倍壓電路的倍壓基準是5V電壓源VCC1，經過倍壓電路后產生的電源為VCC2，例如13V，VCC2可作為多個高邊NMOS的電荷泵的電源，如果設計中有10V以上電源，則可去掉直流倍壓電路，將10V以上的電源接到圖1的VCC2即可。

晶體三極管Q4和Q7構成互補推挽電路，晶體三極管Q5將555定時器U1的輸出轉換為可驅動該推挽電路的電平，MCU_CTRL使用同樣的方式作為Q4和Q7構成互補推挽電路（即電荷泵）的使能端口。肖特基二極管D5與電阻R9的作用是加快晶體三極管Q4的導通速度并降低晶體三極管Q4的關閉速度，而肖特基二極管D8、電阻R15和電容C18的作用是降低晶體三極管Q7的導通速度并加快Q7的關閉速度。肖特基二極管D5、電阻R11、肖特基二極管D8、電阻R15和電容C18的目的是避免晶體三極管Q4和Q5在開關切換的時候同時導通。電阻R7與電容C11構成低通濾波電路，并消除推挽電路的振鈴。電阻R8與R11的作用是限流，電阻R11同時限定晶體三極管Q4在導通時的柵極的電壓，有利于加快晶體三極管Q4導通。

肖特基二極管D9和電阻R17是電容升壓電路（電容C12和C15）向電容C13和C14充電的路徑，肖特基二極管D6和電阻R12是電容升壓電路C12和C15的充電回路。電壓基準源VIN是所要驅動的NMOS的電源和電荷泵的電壓基準，驅動電壓不同的NMOS只需改變電壓基準源VIN和電容升壓電路中的電容C12、C15的耐壓值就可以實現(xiàn)相應的驅動，應用起來非常靈活。

綜上，本發(fā)明使用555定時器U1產生方波配合直流倍壓電路和圖1所示的電荷泵電路實現(xiàn)可靈活地應用于防反接或開關作用的高邊NMOS驅動電路。方案中使用原設計有的5V電源VCC1，經過555定時器U1配合直流倍壓電路，產生一個作為電荷泵的升壓電源，該電源可以作為多個高邊NMOS的驅動升壓電源，利用這個電源再配合以NMOS的供電電壓為基準的電荷泵電路即可實現(xiàn)靈活的防反接NMOS驅動或開關作用的高邊背靠背NMOS驅動，本發(fā)明很好地實現(xiàn)低成本的應用于需要長期導通的高邊NMOS驅動。

本發(fā)明的優(yōu)點可歸納為：

（1）性能可靠，使用555定時器芯片驅動直流倍壓電路和電荷泵電路，而不是直接使用微型計算機直接驅動，避免當微型計算機出現(xiàn)故障或其它意外長時間中斷時，導致NMOS誤動作；

（2）應用靈活，可以自適應高邊NMOS的驅動電壓，并根據設計原有的電壓源和NMOS的開啟電壓來合理配置電荷泵所需的電壓源，具有良好的可裁剪性和移植性；

（3）成本低，遠低于有本方案功能的IC。

可以理解的，上述實施例中的晶體三極管還可以采用三極管和IGBT（Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管）替代。

雖然對本發(fā)明的描述是結合以上具體實施例進行的，但是，熟悉本技術領域的人員能夠根據上述的內容進行許多替換、修改和變化、是顯而易見的。因此，所有這樣的替代、改進和變化都包括在附后的權利要求的精神和范圍內。