本實(shí)用新型涉及模擬時(shí)鐘電路領(lǐng)域，尤其涉及一種時(shí)鐘產(chǎn)生模塊。

背景技術(shù)：

隨著集成電路的快速發(fā)展，數(shù)模混合芯片的應(yīng)用也越來越廣泛，時(shí)鐘是這類芯片必不可少的部分。同時(shí)，由于所處理信號(hào)的多樣化、處理需求的不同，對(duì)運(yùn)算速度也會(huì)有不同的要求。這需要時(shí)鐘電路能夠具備輸出多種時(shí)鐘信號(hào)的功能，但是目前時(shí)鐘產(chǎn)生電路在電路設(shè)計(jì)上實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出時(shí)，電路設(shè)計(jì)復(fù)雜，且未曾考慮其電路功耗。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型針對(duì)現(xiàn)有技術(shù)中存在的，時(shí)鐘產(chǎn)生電路在電路設(shè)計(jì)上實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出時(shí)，電路設(shè)計(jì)復(fù)雜、電路功耗大的技術(shù)問題，提供了一種時(shí)鐘產(chǎn)生模塊，能夠在不影響正常工作、實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出的同時(shí)，降低電路的能量消耗。

本實(shí)用新型提供了一種時(shí)鐘產(chǎn)生模塊，包括：依次連接的偏置電路、環(huán)形振蕩器和使能控制電路；所述偏置電路包括：節(jié)能控制子電路和偏置電流產(chǎn)生子電路；所述使能控制電路包括：節(jié)能控制信號(hào)產(chǎn)生子電路、占空比調(diào)節(jié)子電路和時(shí)鐘信號(hào)整形子電路；

所述偏置電流產(chǎn)生子電路用于在使能信號(hào)的控制下基于偏置電壓產(chǎn)生偏置電流；

所述環(huán)形振蕩器用于基于所述偏置電流產(chǎn)生頻率可調(diào)的第一正弦信號(hào)；

所述占空比調(diào)節(jié)子電路用于在使能信號(hào)的控制下調(diào)節(jié)所述第一正弦信號(hào)的占空比，以獲得第二正弦信號(hào)；

所述時(shí)鐘信號(hào)整形子電路用于對(duì)所述第二正弦信號(hào)進(jìn)行整形，以獲得時(shí)鐘信號(hào)；

所述節(jié)能控制信號(hào)產(chǎn)生子電路用于基于所述使能信號(hào)產(chǎn)生節(jié)能控制信號(hào)；

所述節(jié)能控制子電路用于基于所述節(jié)能控制信號(hào)對(duì)所述偏置電路進(jìn)行節(jié)能控制管理。

可選的，所述節(jié)能控制子電路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管；

所述第一PMOS管的柵極與所述節(jié)能控制信號(hào)產(chǎn)生子電路的節(jié)能控制信號(hào)輸出端連接，用于輸入節(jié)能控制信號(hào)；所述第一PMOS管的源極與電源電壓端相連，用于輸入電源電壓；所述第一PMOS管的漏極與所述第四PMOS管的柵極、漏極相連；

所述第二PMOS管的柵極與所述第三PMOS管的柵極相連并接地；所述第二PMOS管的源極和所述第三PMOS管的源極均與電源電壓端相連，用于輸入電源電壓；所述第二PMOS管的漏極和所述第三PMOS管的漏極分別與所述第四PMOS管的源極和所述第五PMOS管的源極相連；

所述第四PMOS管的柵極與所述第五PMOS管的柵極相連；所述第四PMOS管的漏極與所述第五PMOS管的漏極均與所述偏置電流產(chǎn)生子電路相連。

可選的，所述偏置電流產(chǎn)生子電路包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一NMOS管的柵極、漏極均與所述第二NMOS管的柵極相連，并與偏置電壓端相連，用于輸入偏置電壓；所述第二NMOS管的漏極與所述節(jié)能控制子電路相連；所述第一NMOS管的源極與所述第二NMOS管的源極相連并接地；

所述第三NMOS管的柵極與所述第四NMOS管的柵極相連，并與使能信號(hào)端相連，用于輸入使能信號(hào)；所述第三NMOS管的漏極與偏置電壓端相連，用于輸入偏置電壓；所述第四NMOS管的漏極與所述節(jié)能控制子電路相連；所述第三NMOS管的源極與所述第四NMOS管的源極相連并接地。

可選的，所述環(huán)形振蕩器包括：與所述偏置電路相連的多個(gè)CMOS反相器，以及用于連接所述多個(gè)CMOS反相器的多個(gè)節(jié)點(diǎn)。

可選的，所述環(huán)形振蕩器包括：

第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器、第八CMOS反相器；以及用于連接所述第一至第八CMOS反相器的第一節(jié)點(diǎn)、第二節(jié)點(diǎn)、第三節(jié)點(diǎn)和第四節(jié)點(diǎn)；

其中，所述第一CMOS反相器和所述第二CMOS反相器反向并聯(lián)，且所述第一CMOS反相器的輸入端和輸出端分別與所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)連接；所述第六CMOS反相器和所述第七CMOS反相器反向并聯(lián)，且所述第六CMOS反相器的輸入端和輸出端分別與所述第四節(jié)點(diǎn)和所述第三節(jié)點(diǎn)連接；

所述第三CMOS反相器的輸入端和輸出端分別與所述第一節(jié)點(diǎn)和所述第三節(jié)點(diǎn)連接；所述第四CMOS反相器的輸入端和輸出端分別與所述第三節(jié)點(diǎn)和所述第二節(jié)點(diǎn)連接；所述第五CMOS反相器的輸入端和輸出端分別與所述第二節(jié)點(diǎn)和所述第四節(jié)點(diǎn)連接；所述第八CMOS反相器的輸入端和輸出端分別與所述第四節(jié)點(diǎn)和所述第一節(jié)點(diǎn)連接。

可選的，所述第一節(jié)點(diǎn)通過第一電容接地，所述第二節(jié)點(diǎn)通過第二電容接地，所述第三節(jié)點(diǎn)通過第三電容接地，所述第四節(jié)點(diǎn)通過第四電容接地。

可選的，第一CMOS反相器由第六PMOS管和第五NMOS管構(gòu)成；第二CMOS反相器由第七PMOS管和第六NMOS管構(gòu)成；第三CMOS反相器由第八PMOS管和第七NMOS管構(gòu)成；第四CMOS反相器由第九PMOS管和第八NMOS管構(gòu)成；第五CMOS反相器由第十PMOS管和第九NMOS管構(gòu)成；第六CMOS反相器由第十一PMOS管和第十NMOS管構(gòu)成；第七CMOS反相器由第十二PMOS管和第十一NMOS管構(gòu)成；第八CMOS反相器由第十三PMOS管和第十二NMOS管構(gòu)成。

可選的，所述節(jié)能控制信號(hào)產(chǎn)生子電路包括：第十四PMOS管和第十三NMOS管；

所述第十四PMOS管的柵極和所述第十三NMOS管的柵極相連，并與使能信號(hào)端相連，用于輸入使能信號(hào)；所述第十四PMOS管的源極與電源電壓端相連，用于輸入電源電壓；所述第十三NMOS管的源極接地；所述第十四PMOS管的漏極和所述第十三NMOS管的漏極相連，并連接至節(jié)能控制信號(hào)輸出端，用于輸出節(jié)能控制信號(hào)。

可選的，所述占空比調(diào)節(jié)子電路包括：第十五PMOS管、第十六PMOS管、第十四NMOS管和第十五NMOS管；

所述第十五PMOS管的柵極和所述第十五NMOS管的柵極相連，并連接至節(jié)能控制信號(hào)輸出端，用于輸入節(jié)能控制信號(hào)；所述第十五PMOS管的源極與電源電壓端相連，用于輸入電源電壓；所述第十五PMOS管的漏極分別與所述第十六PMOS管的漏極和所述第十四NMOS管的漏極相連；所述第十五NMOS管的漏極與所述十四NMOS管的源極相連；所述第十五NMOS管的源極接地；

所述第十四NMOS管的柵極與所述第十六PMOS管的柵極相連，并連接至所述環(huán)形振蕩器的輸出端。

可選的，所述時(shí)鐘信號(hào)整形子電路包括：第九CMOS反相器和第十CMOS反相器；

所述第九CMOS反相器由第十七PMOS管和第十六NMOS管構(gòu)成，所述第十CMOS反相器由第十八PMOS管和第十七NMOS管構(gòu)成；

所述第十七PMOS管的柵極和所述第十六NMOS管的柵極相連，并連接至所述占空比調(diào)節(jié)子電路的輸出端；所述第十七PMOS管的源極與電源電壓端相連，用于輸入電源電壓；所述第十七PMOS管的漏極與所述第十六NMOS管的漏極相連，并連接至所述第十CMOS反相器；所述第十六NMOS管的源極接地；

所述第十八PMOS管的柵極和所述第十七NMOS管的柵極相連，并連接至所述第九CMOS反相器；所述第十八PMOS管的源極與電源電壓端相連，用于輸入電源電壓；所述第十七NMOS管的源極接地；所述第十八PMOS管的漏極和所述第十七NMOS管的漏極相連，并連接至?xí)r鐘信號(hào)輸出端，用于輸出時(shí)鐘信號(hào)。

本實(shí)用新型中提供的一個(gè)或多個(gè)技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：

由于在本實(shí)用新型中，時(shí)鐘產(chǎn)生模塊，包括：依次連接的偏置電路、環(huán)形振蕩器和使能控制電路；其中，所述偏置電路包括：節(jié)能控制子電路和偏置電流產(chǎn)生子電路；所述使能控制電路包括：節(jié)能控制信號(hào)產(chǎn)生子電路、占空比調(diào)節(jié)子電路和時(shí)鐘信號(hào)整形子電路。進(jìn)一步，所述偏置電流產(chǎn)生子電路用于在使能信號(hào)的控制下基于偏置電壓產(chǎn)生偏置電流；所述環(huán)形振蕩器用于基于所述偏置電流產(chǎn)生頻率可調(diào)的第一正弦信號(hào)；所述占空比調(diào)節(jié)子電路用于在使能信號(hào)的控制下調(diào)節(jié)所述第一正弦信號(hào)的占空比，以獲得第二正弦信號(hào)；所述時(shí)鐘信號(hào)整形子電路用于對(duì)所述第二正弦信號(hào)進(jìn)行整形，以獲得時(shí)鐘信號(hào)。需要指出的是，所述節(jié)能控制信號(hào)產(chǎn)生子電路用于基于所述使能信號(hào)產(chǎn)生節(jié)能控制信號(hào)；所述節(jié)能控制子電路用于基于所述節(jié)能控制信號(hào)對(duì)所述偏置電路進(jìn)行節(jié)能控制管理。有效地解決了現(xiàn)有技術(shù)中時(shí)鐘產(chǎn)生電路在電路設(shè)計(jì)上實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出時(shí)，電路設(shè)計(jì)復(fù)雜、電路功耗大的技術(shù)問題。能夠在不影響正常工作、實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出的同時(shí)，降低電路的能量消耗。

附圖說明

為了更清楚地說明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其它的附圖。

圖1為本實(shí)用新型實(shí)施例提供的一種時(shí)鐘產(chǎn)生模塊的結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型實(shí)施例提供的時(shí)鐘產(chǎn)生模塊中偏置電路的電路原理圖；

圖3A為本實(shí)用新型實(shí)施例提供的時(shí)鐘產(chǎn)生模塊中一種環(huán)形振蕩電路的電路原理圖；

圖3B為本實(shí)用新型實(shí)施例提供的時(shí)鐘產(chǎn)生模塊中另一種環(huán)形振蕩電路的電路原理圖；

圖4為本實(shí)用新型實(shí)施例提供的時(shí)鐘產(chǎn)生模塊中使能控制電路的電路原理圖。

具體實(shí)施方式

本實(shí)用新型實(shí)施例通過提供一種時(shí)鐘產(chǎn)生模塊，解決了現(xiàn)有技術(shù)中存在的，時(shí)鐘產(chǎn)生電路在電路設(shè)計(jì)上實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出時(shí)，電路設(shè)計(jì)復(fù)雜、電路功耗大的技術(shù)問題，能夠在不影響正常工作、實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出的同時(shí)，降低電路的能量消耗。

本實(shí)用新型實(shí)施例的技術(shù)方案為解決上述技術(shù)問題，總體思路如下：

本實(shí)用新型實(shí)施例提供了一種時(shí)鐘產(chǎn)生模塊，包括：依次連接的偏置電路、環(huán)形振蕩器和使能控制電路；所述偏置電路包括：節(jié)能控制子電路和偏置電流產(chǎn)生子電路；所述使能控制電路包括：節(jié)能控制信號(hào)產(chǎn)生子電路、占空比調(diào)節(jié)子電路和時(shí)鐘信號(hào)整形子電路；所述偏置電流產(chǎn)生子電路用于在使能信號(hào)的控制下基于偏置電壓產(chǎn)生偏置電流；所述環(huán)形振蕩器用于基于所述偏置電流產(chǎn)生頻率可調(diào)的第一正弦信號(hào)；所述占空比調(diào)節(jié)子電路用于在使能信號(hào)的控制下調(diào)節(jié)所述第一正弦信號(hào)的占空比，以獲得第二正弦信號(hào)；所述時(shí)鐘信號(hào)整形子電路用于對(duì)所述第二正弦信號(hào)進(jìn)行整形，以獲得時(shí)鐘信號(hào)；所述節(jié)能控制信號(hào)產(chǎn)生子電路用于基于所述使能信號(hào)產(chǎn)生節(jié)能控制信號(hào)；所述節(jié)能控制子電路用于基于所述節(jié)能控制信號(hào)對(duì)所述偏置電路進(jìn)行節(jié)能控制管理。

可見，在本實(shí)用新型實(shí)施例中，通過在使能控制電路中設(shè)置節(jié)能控制信號(hào)產(chǎn)生子電路，以及在偏置電路中設(shè)置節(jié)能控制子電路；進(jìn)一步，在外部使能信號(hào)的控制下，通過節(jié)能控制信號(hào)產(chǎn)生子電路產(chǎn)生節(jié)能控制信號(hào)，使得節(jié)能控制子電路基于該節(jié)能控制信號(hào)對(duì)所述偏置電路進(jìn)行節(jié)能控制管理。同時(shí)，在使能信號(hào)的控制下，所述偏置電路中的偏置電流產(chǎn)生子電路產(chǎn)生偏置電流，環(huán)形振蕩器基于所述偏置電流產(chǎn)生頻率可調(diào)的第一正弦信號(hào)，所述使能控制電路中的占空比調(diào)節(jié)子電路和時(shí)鐘信號(hào)整形子電路，依次對(duì)第一正弦信號(hào)進(jìn)行占空比調(diào)節(jié)和整形處理，以獲得最終的時(shí)鐘信號(hào)。能夠在不影響正常工作、實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出的同時(shí)，降低電路的能量消耗。

為了更好的理解上述技術(shù)方案，下面將結(jié)合說明書附圖以及具體的實(shí)施方式對(duì)上述技術(shù)方案進(jìn)行詳細(xì)的說明，應(yīng)當(dāng)理解本實(shí)用新型實(shí)施例以及實(shí)施例中的具體特征是對(duì)本申請(qǐng)技術(shù)方案的詳細(xì)的說明，而不是對(duì)本申請(qǐng)技術(shù)方案的限定，在不沖突的情況下，本實(shí)用新型實(shí)施例以及實(shí)施例中的技術(shù)特征可以相互組合。

請(qǐng)參考圖1，本實(shí)用新型實(shí)施例提供了一種時(shí)鐘產(chǎn)生模塊，包括：依次連接的偏置電路10、環(huán)形振蕩器20和使能控制電路30；偏置電路10包括：節(jié)能控制子電路101和偏置電流產(chǎn)生子電路102；使能控制電路30包括：節(jié)能控制信號(hào)產(chǎn)生子電路301、占空比調(diào)節(jié)子電路302和時(shí)鐘信號(hào)整形子電路303；

偏置電流產(chǎn)生子電路102用于在使能信號(hào)EN_CLK的控制下基于偏置電壓Vbiasn產(chǎn)生偏置電流Ibiasn；

環(huán)形振蕩器20用于基于所述偏置電流Ibiasn產(chǎn)生頻率可調(diào)的第一正弦信號(hào)S1；

占空比調(diào)節(jié)子電路302用于在使能信號(hào)EN_CLK的控制下調(diào)節(jié)第一正弦信號(hào)S1的占空比，以獲得第二正弦信號(hào)S2；

時(shí)鐘信號(hào)整形子電路303用于對(duì)第二正弦信號(hào)S2進(jìn)行整形，以獲得時(shí)鐘信號(hào)CLK_OUT；

節(jié)能控制信號(hào)產(chǎn)生子電路301用于基于使能信號(hào)EN_CLK產(chǎn)生節(jié)能控制信號(hào)UN_CLK；

節(jié)能控制子電路101用于基于節(jié)能控制信號(hào)UN_CLK對(duì)所述偏置電路10進(jìn)行節(jié)能控制管理。

在具體實(shí)施過程中，請(qǐng)參考圖2，節(jié)能控制子電路101包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5；

第一PMOS管MP1的柵極與節(jié)能控制信號(hào)產(chǎn)生子電路301的節(jié)能控制信號(hào)輸出端P_{UN_CLK}連接，用于輸入節(jié)能控制信號(hào)UN_CLK；第一PMOS管MP1的源極與電源電壓端P_VDD相連，用于輸入電源電壓VDD；第一PMOS管MP1的漏極與第四PMOS管MP4的柵極、漏極相連；

第二PMOS管MP2的柵極與第三PMOS管MP3的柵極相連并接地；第二PMOS管MP2的源極與第三PMOS管MP3的源極均與電源電壓端P_VDD相連，用于輸入電源電壓VDD；第二PMOS管MP2的漏極和第三PMOS管MP3的漏極分別與第四PMOS管MP4的源極和第五PMOS管MP5的源極相連。

第四PMOS管MP4的柵極與第五PMOS管MP5的柵極相連；第四PMOS管MP4的漏極與第五PMOS管MP5的漏極均與偏置電流產(chǎn)生子電路102相連。

仍請(qǐng)參考圖2，偏置電流產(chǎn)生子電路102包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4；

第一NMOS管MN1的柵極、漏極均與第二NMOS管MN2的柵極相連，并與偏置電壓端P_V相連，用于輸入偏置電壓Vbiasn；第二NMOS管MN2的漏極與節(jié)能控制子電路101相連；第一NMOS管MN1的源極與第二NMOS管MN2的源極相連并接地；其中，第二NMOS管MN2的漏極具體與第四PMOS管MP4的漏極相連。

第三NMOS管MN3的柵極與第四NMOS管MN4的柵極相連，并與使能信號(hào)端P_{EN_CLK}相連，用于輸入使能信號(hào)EN_CLK；第三NMOS管MN3的漏極與偏置電壓端P_V相連，用于輸入偏置電壓Vbiasn；第四NMOS管MN4的漏極與節(jié)能控制子電路101相連；第三NMOS管MN3的源極與第四NMOS管MN4的源極相連并接地；其中，第四NMOS管MN4的漏極具體與第五PMOS管MP5的漏極相連。

在具體實(shí)施過程中，環(huán)形振蕩器20包括：與偏置電路10相連的多個(gè)CMOS反相器，以及用于連接多個(gè)CMOS反相器的多個(gè)節(jié)點(diǎn)。請(qǐng)參考圖3，環(huán)形振蕩器20包括：

第一CMOS反相器201、第二CMOS反相器202、第三CMOS反相器203、第四CMOS反相器204、第五CMOS反相器205、第六CMOS反相器206、第七CMOS反相器207、第八CMOS反相器208；以及用于連接第一至第八CMOS反相器(201～208)的第一節(jié)點(diǎn)K1、第二節(jié)點(diǎn)K2、第三節(jié)點(diǎn)K3和第四節(jié)點(diǎn)K4；

其中，第一CMOS反相器201和第二CMOS反相器202反向并聯(lián)，且第一CMOS反相器201的輸入端和輸出端分別與第一節(jié)點(diǎn)K1和第二節(jié)點(diǎn)K2連接；第六CMOS反相器206和第七CMOS反相器207反向并聯(lián)，且第六CMOS反相器206的輸入端和輸出端分別與第四節(jié)點(diǎn)K4和第三節(jié)點(diǎn)K3連接；

第三CMOS反相器203的輸入端和輸出端分別與第一節(jié)點(diǎn)K1和第三節(jié)點(diǎn)K3連接；第四CMOS反相器204的輸入端和輸出端分別與第三節(jié)點(diǎn)K3和第二節(jié)點(diǎn)K2連接；第五CMOS反相器205的輸入端和輸出端分別與第二節(jié)點(diǎn)K2和第四節(jié)點(diǎn)K4連接；第八CMOS反相器208的輸入端和輸出端分別與第四節(jié)點(diǎn)K4和第一節(jié)點(diǎn)K1連接。

進(jìn)一步，請(qǐng)結(jié)合圖3A和圖3B，第一CMOS反相器201由第六PMOS管MP6和第五NMOS管MN5構(gòu)成。具體的，第六PMOS管MP6的源極與偏置電路10的偏置電流輸出端P_I連接，用于接入偏置電流Ibiasn；第六PMOS管MP6的柵極和第五NMOS管MN5的柵極均與第一節(jié)點(diǎn)K1連接，并通過第一電容C1接地；第五NMOS管MN5的源極接地；第六PMOS管MP6的漏極與第五NMOS管MN5的漏極相連，并輸出至第二CMOS反相器202。

第二CMOS反相器202由第七PMOS管MP7和第六NMOS管MN6構(gòu)成；第三CMOS反相器203由第八PMOS管MP8和第七NMOS管MN7構(gòu)成；第四CMOS反相器204由第九PMOS管MP9和第八NMOS管MN8構(gòu)成；第五CMOS反相器205由第十PMOS管MP10和第九NMOS管MN9構(gòu)成；第六CMOS反相器206由第十一PMOS管MP11和第十NMOS管MN10構(gòu)成；第七CMOS反相器207由第十二PMOS管MP12和第十一NMOS管MN11構(gòu)成；第八CMOS反相器208由第十三PMOS管MP13和第十二NMOS管MN12構(gòu)成。第二節(jié)點(diǎn)K2通過第二電容C2接地，第三節(jié)點(diǎn)K3通過第三電容C3接地，第四節(jié)點(diǎn)K4通過第四電容C4接地。

第二CMOS反相器202至第八CMOS反相器208的結(jié)構(gòu)與第一CMOS反相器201的結(jié)構(gòu)類似，這里不再一一贅述。另外，第六至第十三PMOS管(MP6～MP13)的結(jié)構(gòu)型號(hào)可同第一PMOS管MP1。

請(qǐng)參考圖4，節(jié)能控制信號(hào)產(chǎn)生子電路301包括：第十四PMOS管MP14和第十三NMOS管MN13；

第十四PMOS管MP14的柵極和第十三NMOS管MN13的柵極相連，并與使能信號(hào)端P_{EN_CLK}相連，用于輸入使能信號(hào)EN_CLK；第十四PMOS管MP14的源極與電源電壓端P_VDD相連，用于輸入電源電壓VDD；第十三NMOS管MN13的源極接地；第十四PMOS管MP14的漏極和第十三NMOS管MN13的漏極相連，并連接至節(jié)能控制信號(hào)輸出端P_{UN_CLK}，用于輸出節(jié)能控制信號(hào)UN_CLK。

仍請(qǐng)參考圖4，占空比調(diào)節(jié)子電路302包括：第十五PMOS管MP15、第十六PMOS管MP16、第十四NMOS管MN14和第十五NMOS管MN15；

第十五PMOS管MP15的柵極和第十五NMOS管MN15的柵極相連，并連接至節(jié)能控制信號(hào)輸出端P_{UN_CLK}，用于輸入節(jié)能控制信號(hào)UN_CLK；第十五PMOS管MP15的源極與電源電壓端P_VDD相連，用于輸入電源電壓VDD；第十五PMOS管MP15的漏極分別與第十六PMOS管MP16的漏極和第十四NMOS管MN14的漏極相連；第十五NMOS管MN15的漏極與十四NMOS管MN14的源極相連；第十五NMOS管MN15的源極接地；

第十四NMOS管MN14的柵極與第十六PMOS管MP16的柵極相連，并連接至環(huán)形振蕩器20的輸出端P_{S1_OUT}。

請(qǐng)參考圖4，所述時(shí)鐘信號(hào)整形子電路303包括：第九CMOS反相器3031和第十CMOS反相器3032；

第九CMOS反相器3031由第十七PMOS管MP17和第十六NMOS管MN16構(gòu)成，第十CMOS反相器3032由第十八PMOS管MP18和第十七NMOS管MN17構(gòu)成；第九CMOS反相器3031和第十CMOS反相器3032的結(jié)構(gòu)與第一CMOS反相器201相似，這里不再一一贅述。

第十七PMOS管MP17的柵極和第十六NMOS管MN16的柵極相連，并連接至所述占空比調(diào)節(jié)子電路302的輸出端，用于輸入第二正弦信號(hào)S2；第十七PMOS管MP17的源極與電源電壓端P_VDD相連，用于輸入電源電壓VDD；第十七PMOS管MP17的漏極與第十六NMOS管MN16的漏極相連，并連接至第十CMOS反相器3032；第十六NMOS管MN16的源極接地；

第十八PMOS管MP18的柵極和第十七NMOS管MN17的柵極相連，并連接至第九CMOS反相器3031；第十八PMOS管MP18的源極與電源電壓端P_VDD相連，用于輸入電源電壓VDD；第十七NMOS管MN17的源極接地；第十八PMOS管MP18的漏極和第十七NMOS管MN17的漏極相連，并連接至?xí)r鐘信號(hào)輸出端P_{CLK_OUT}，用于輸出時(shí)鐘信號(hào)CLK_OUT。

下面介紹一下本申請(qǐng)時(shí)鐘產(chǎn)生模塊的工作原理：

1)對(duì)于偏置電路10：

請(qǐng)參考圖2，第二PMOS管MP2和第三PMOS管MP3構(gòu)成電流鏡結(jié)構(gòu)，他們尺寸相同，流過兩個(gè)MOS管的電流相等。對(duì)于PMOS管而言，當(dāng)柵源電壓V_GS＜0時(shí)，PMOS管導(dǎo)通，當(dāng)柵源電壓V_GS＞0時(shí)，PMOS管關(guān)斷。第二PMOS管MP2和第三PMOS管MP3源極均接入電源電壓VDD、柵極均接地，因此，當(dāng)電源電壓VDD接通時(shí)，第二PMOS管MP2和第三PMOS管MP3均處于導(dǎo)通狀態(tài)。第四PMOS管MP4和第五PMOS管MP5的結(jié)構(gòu)同第二PMOS管MP2和第三PMOS管MP3的結(jié)構(gòu)，這里不再一一贅述。當(dāng)?shù)诙MOS管MP2和第三PMOS管MP3導(dǎo)通時(shí)，第四PMOS管MP4和第五PMOS管MP5的源極均為高。通過控制第一PMOS管MP1的導(dǎo)通和關(guān)斷，可控制第四PMOS管MP4和第五PMOS管MP5構(gòu)成電流鏡結(jié)構(gòu)工作或不工作。

在時(shí)鐘產(chǎn)生模塊工作時(shí)，其獲取外部使能信號(hào)EN_CLK，節(jié)能控制信號(hào)產(chǎn)生子電路301輸入使能信號(hào)EN_CLK，并對(duì)使能信號(hào)EN_CLK進(jìn)行反向處理，以獲得與其具有相反狀態(tài)的節(jié)能控制信號(hào)UN_CLK。對(duì)于NPMOS管而言，當(dāng)柵源電壓V_GS＞0時(shí)，NMOS管導(dǎo)通，當(dāng)柵源電壓V_GS＜0時(shí)，NMOS管關(guān)斷。當(dāng)EN_CLK為低時(shí)，第三NMOS管MN3和第四NMOS管MN4構(gòu)成的電流鏡結(jié)構(gòu)不工作，UN_CLK為高，第一PMOS管MP1關(guān)斷，第四PMOS管MP4和第五PMOS管MP5構(gòu)成電流鏡結(jié)構(gòu)工作，并向環(huán)形振蕩器20輸出電流，環(huán)形振蕩器20正常工作。當(dāng)EN_CLK為高時(shí)，UN_CLK為低，第一PMOS管MP1導(dǎo)通，第四PMOS管MP4和第五PMOS管MP5構(gòu)成電流鏡結(jié)構(gòu)不工作，VDD直接通過第一PMOS管MP1向第一NMOS管MN1和第二NMOS管MN2構(gòu)成的電流鏡結(jié)構(gòu)提供鏡像電流，從而通過第三NMOS管MN3和第四NMOS管MN4再次鏡像到環(huán)形振蕩器20?？梢?，通過使能信號(hào)EN_CLK和節(jié)能控制信號(hào)UN_CLK對(duì)節(jié)能控制子電路101和偏置電流產(chǎn)生子電路102進(jìn)行控制，能夠在控制偏置電路10正常工作同時(shí)，降低其不工作時(shí)的能量消耗。

2)對(duì)于環(huán)形振蕩器20

如圖3A所示，以四邊形為主回路的環(huán)形振蕩器的拓?fù)浣Y(jié)構(gòu)中，包含4個(gè)節(jié)點(diǎn)(K1～K4)，節(jié)點(diǎn)與節(jié)點(diǎn)通過反相器(201～208)連接。振蕩器主體結(jié)構(gòu)為3個(gè)穩(wěn)定回路和4個(gè)振蕩回路。穩(wěn)定回路當(dāng)中有1個(gè)主回路和2個(gè)交叉耦合反相器電路，主回路為K4→K1→K3→K2→K4，交叉耦合反相器電路為K4→K3→K4和K1→K2→K1。振蕩回路為3個(gè)反相器級(jí)聯(lián)構(gòu)成回路，4個(gè)振蕩回路分別為K4→K1→K3→K4、K1→K3→K2→K1、K3→K2→K4→K3、K2→K4→K1→K2。

通過控制環(huán)形振蕩器中反相器的級(jí)數(shù)，實(shí)現(xiàn)輸出正弦信號(hào)的頻率可調(diào)。例如，對(duì)于簡(jiǎn)單的三級(jí)環(huán)形振蕩器，工作在亞閾值區(qū)的MOS管在一個(gè)周期內(nèi)對(duì)寄生電容進(jìn)行充放電，使得每個(gè)反相器都產(chǎn)生一個(gè)時(shí)延TD。在噪聲的干擾下，假設(shè)第一個(gè)反相器輸入為高時(shí)，經(jīng)過寄生的電容和電阻的延時(shí)，在時(shí)間TD后，第二個(gè)反相器的輸入為低，同樣經(jīng)過延時(shí)TD之后第三個(gè)反相器的輸入為高，以此類推，當(dāng)?shù)谌齻€(gè)反相器延時(shí)TD之后返回到第一個(gè)反相器的輸入為低，再經(jīng)過3TD，第一個(gè)反相器的輸入為高。因此可以得到時(shí)鐘的周期為T＝6TD。其他情況以此類推，這里不再一一贅述。

3)對(duì)于使能控制電路30

節(jié)能控制信號(hào)產(chǎn)生子電路301輸入使能信號(hào)EN_CLK，并對(duì)使能信號(hào)EN_CLK進(jìn)行反向處理，以獲得與其具有相反狀態(tài)的節(jié)能控制信號(hào)UN_CLK。

占空比調(diào)節(jié)子電路302中第十五PMOS管MP15、第十六PMOS管MP16、第十四NMOS管MN14和第十五NMOS管MN15，共同組成了一個(gè)與非門，當(dāng)UN_CLK為高時(shí)，輸入輸出相同，就相當(dāng)于是一個(gè)反相器?？梢杂煞聪嗥鞯闹绷魈匦缘玫诫妷恨D(zhuǎn)移曲線。為了得到想要的占空比，可根據(jù)轉(zhuǎn)換點(diǎn)電壓公式調(diào)節(jié)管子的尺寸來實(shí)現(xiàn)。

時(shí)鐘信號(hào)整形子電路303中兩個(gè)反相器用于對(duì)占空比調(diào)節(jié)子電路302輸出的占空比調(diào)節(jié)處理后獲得的第二正弦信號(hào)S2進(jìn)行整形處理，以獲得方波時(shí)鐘信號(hào)CLK_OUT。

在具體實(shí)施過程中，電源電壓和電容值決定了輸出時(shí)鐘頻率和占空比，同時(shí)，工藝和溫度、以及MOS管的尺寸和漏級(jí)電壓也會(huì)影響輸出時(shí)鐘頻率和占空比。

總而言之，在本實(shí)用新型實(shí)施例中，通過在使能控制電路中設(shè)置節(jié)能控制信號(hào)產(chǎn)生子電路，以及在偏置電路中設(shè)置節(jié)能控制子電路；進(jìn)一步，在外部使能信號(hào)的控制下，通過節(jié)能控制信號(hào)產(chǎn)生子電路產(chǎn)生節(jié)能控制信號(hào)，使得節(jié)能控制子電路基于該節(jié)能控制信號(hào)對(duì)所述偏置電路進(jìn)行節(jié)能控制管理。同時(shí)，在使能信號(hào)的控制下，所述偏置電路中的偏置電流產(chǎn)生子電路產(chǎn)生偏置電流，環(huán)形振蕩器基于所述偏置電流產(chǎn)生頻率可調(diào)的第一正弦信號(hào)，所述使能控制電路中的占空比調(diào)節(jié)子電路和時(shí)鐘信號(hào)整形子電路，依次對(duì)第一正弦信號(hào)進(jìn)行占空比調(diào)節(jié)和整形處理，以獲得最終的時(shí)鐘信號(hào)。能夠在不影響正常工作、實(shí)現(xiàn)多種時(shí)鐘信號(hào)輸出的同時(shí)，降低電路的能量消耗。

盡管已描述了本實(shí)用新型的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本實(shí)用新型范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本實(shí)用新型進(jìn)行各種改動(dòng)和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動(dòng)和變型在內(nèi)。