誤差值補償?shù)綌?shù)據(jù) 合成電路的輸出中，進(jìn)行下一級子電路的校準(zhǔn)； 第二步：外圍控制電路按照第一步所述的流程完成前3級子電路的誤差校準(zhǔn)流程控 制；首先將第4~m級子電路作為理想電路，其m多4,校準(zhǔn)第3級，得到第3級的校準(zhǔn)值并 補償，再將3~m級子電路作為理想電路，校準(zhǔn)第2級，得到第2級的校準(zhǔn)值并補償，再將 2~m級子電路作為理想電路，校準(zhǔn)第1級，得到第1級的校準(zhǔn)值后補償，最終完成整個電路 的校準(zhǔn)。
2. -種模數(shù)轉(zhuǎn)換器中多級多比特子電路的數(shù)字校準(zhǔn)電路，其特征在于：包括數(shù)字校準(zhǔn) 電路，SPI寄存器電路，外圍控制電路；數(shù)字校準(zhǔn)電路，SPI寄存器電路設(shè)置在芯片內(nèi)，外圍 控制電路設(shè)置在芯片外圍； 所述數(shù)字校準(zhǔn)電路的輸入端為模擬電路的量化值和SPI寄存器電路的控制值，輸出端 為未經(jīng)過校準(zhǔn)，輸出的累加值和經(jīng)過校準(zhǔn)后的模數(shù)轉(zhuǎn)換器的輸出； 所述外圍控制電路用于控制校準(zhǔn)流程，校準(zhǔn)參數(shù)的SPI寄存器電路讀寫功能； 所述SPI寄存器電路用于寄存模擬電路和數(shù)字校準(zhǔn)電路所需的參數(shù)，存儲模數(shù)轉(zhuǎn)換器 內(nèi)部電路的狀態(tài)信號，用于外圍控制電路的讀取芯片的工作狀態(tài)和各級校準(zhǔn)值的計算。
3. 根據(jù)權(quán)利1所述的模數(shù)轉(zhuǎn)換器中多級多比特子電路的數(shù)字校準(zhǔn)電路，其特征在于： 所述數(shù)字校準(zhǔn)電路包括時鐘產(chǎn)生電路，脈沖產(chǎn)生電路，校準(zhǔn)值測量電路，第1級驅(qū)動電路， 第2級驅(qū)動電路，第3級驅(qū)動電路，數(shù)據(jù)合成電路； 所述時鐘產(chǎn)生電路，用于接收SPI寄存器電路的控制信號，產(chǎn)生門控時鐘，對脈沖產(chǎn)生 電路，校準(zhǔn)值測量電路，第1級驅(qū)動電路，第2級驅(qū)動電路，第3級驅(qū)動電路，數(shù)據(jù)合成電路 提供可控制的時鐘，對于不處于工作狀態(tài)的電路，可關(guān)閉時鐘，使其處于休眠狀態(tài)； 所述數(shù)字校準(zhǔn)第1級驅(qū)動電路：用于接收SPI寄存器電路的控制信號，按照模擬電路所 需的時序產(chǎn)生模擬電路第1級比較器電路輸出所需的強制控制信號； 所述數(shù)字校準(zhǔn)第2級驅(qū)動電路：用于接收SPI寄存器電路的控制信號，按照模擬電路所 需的時序產(chǎn)生模擬電路第2級比較器電路輸出所需的強制控制信號； 所述數(shù)字校準(zhǔn)第3級驅(qū)動電路：用于接收SPI寄存器電路的控制信號，按照模擬電路所 需的時序產(chǎn)生模擬電路第3級比較器電路輸出所需的強制控制信號； 所述脈沖產(chǎn)生電路：用于接收SPI寄存器控制電路的控制信號，產(chǎn)生的脈寬可變的數(shù) 字信號，用于數(shù)據(jù)合成電路的時序控制和校準(zhǔn)值測量電路的累加計算； 所述校準(zhǔn)值測量電路：用于接收寄存器控制電路的控制信號，對數(shù)據(jù)合成后的數(shù)字信 號進(jìn)行求和運算，將結(jié)果保存在SPI寄存器電路； 所述數(shù)據(jù)合成電路：用于將流水線ADC中各子級電路數(shù)字輸出，經(jīng)過編碼后，按照延時 對準(zhǔn)陣列時序進(jìn)行數(shù)據(jù)合成，并接收SPI寄存器電路中的校準(zhǔn)值，進(jìn)行校準(zhǔn)補償，產(chǎn)生最終 的模數(shù)轉(zhuǎn)換器的輸出。
4. 根據(jù)權(quán)利要求1所述模數(shù)轉(zhuǎn)換器中多級多比特子電路的數(shù)字校準(zhǔn)電路，其特征在 于：所述外圍控制電路包括SPI配置電路，校準(zhǔn)流程控制電路，校準(zhǔn)值計算電路； 所述的SPI配置電路，用于配置數(shù)字校準(zhǔn)電路的工作參數(shù)，讀取數(shù)字校準(zhǔn)電路產(chǎn)生的 累加值用于誤差計算，對ADC內(nèi)部模擬電路所需的控制信號配置和對模擬電路的工作狀態(tài) 進(jìn)行讀?。? 所述校準(zhǔn)控制電路用來進(jìn)行ADC電路內(nèi)部的校準(zhǔn)狀態(tài)的控制，按照模擬電路所需的時 序關(guān)系發(fā)出相應(yīng)區(qū)間的控制碼，以及各個子區(qū)間的電路輸出的控制，此外，還進(jìn)行3個校準(zhǔn) 子級校準(zhǔn)流程的控制。 所述校準(zhǔn)值計算電路是根據(jù)SPI配置電路讀取的累加值進(jìn)行做差運算，求出各個比較 點處的誤差值的平均值，并將各個比較點處誤差值存入到SPI配置電路中，用于對ADC電路 內(nèi)部校準(zhǔn)值的補償。
5. 根據(jù)權(quán)利要求3所述模數(shù)轉(zhuǎn)換器中多級多比特子電路的數(shù)字校準(zhǔn)電路，其特征在 于：所述校準(zhǔn)控制電路的校準(zhǔn)控制流程為：首先在外圍控制電路中初始化校準(zhǔn)控制字，在 校準(zhǔn)使能信號有效的情況下，進(jìn)入循環(huán)，循環(huán)次數(shù)為子電路的比較點的個數(shù)；外圍控制電路 發(fā)出強制區(qū)間碼，使得子MDAC中的比較器處于相應(yīng)的工作區(qū)間；模擬電路接收到此碼后， 得到當(dāng)前本級的輸出數(shù)字碼，數(shù)字校準(zhǔn)電路接收該級的數(shù)字碼，由數(shù)據(jù)合成電路完成多級 子電路的數(shù)字碼的數(shù)據(jù)合成，得到當(dāng)前ADC的數(shù)字輸出，由校準(zhǔn)值測量電路根據(jù)SPI寄存器 電路中的參數(shù)值來完成當(dāng)前比較點處量化值的累加運算，并存儲到SPI寄存器電路中；外 圍控制電路讀取該累加值，進(jìn)行誤差運算并取平均數(shù)，得到該比較點出的校準(zhǔn)值，并將該校 準(zhǔn)值寫入到SPI寄存器電路中，然后進(jìn)入下一個比較點的誤差值計算；當(dāng)本級子電路校準(zhǔn) 完成之后，將誤差值補償?shù)綌?shù)據(jù)合成電路的輸出中，進(jìn)行下一級子電路的校準(zhǔn)； 外圍控制電路按照第一步所述的流程完成前3級子電路的誤差校準(zhǔn)流程控制；首先將 第4~m級子電路作為理想電路，其m多4,校準(zhǔn)第3級，得到第3級的校準(zhǔn)值并補償，再將 3~m級子電路作為理想電路，校準(zhǔn)第2級，得到第2級的校準(zhǔn)值并補償，再將2~m級子電 路作為理想電路，校準(zhǔn)第1級，得到第1級的校準(zhǔn)值后補償，最終完成整個電路的校準(zhǔn)。
【專利摘要】本發(fā)明涉及一種模數(shù)轉(zhuǎn)換器中多級多比特子電路的數(shù)字校準(zhǔn)方法，首先，設(shè)計外圍控制電路，控制ADC的工作狀態(tài)，使其對需要進(jìn)行校準(zhǔn)的子流水級電路進(jìn)行控制，并對存在ADC內(nèi)部的寄存器內(nèi)的各子級的帶有誤差輸出進(jìn)行讀取，進(jìn)行誤差計算，將計算得到的誤差值，存入到ADC內(nèi)部寄存器中，通過數(shù)據(jù)合成模塊將各子級計算出的誤差補償?shù)阶詈蟮妮敵鲋腥?，完成校?zhǔn)。本發(fā)明的主要優(yōu)點是提出了一種多級多比特子電路的電容失配校準(zhǔn)方法，并采用數(shù)字電路實現(xiàn)。校準(zhǔn)控制流程在模數(shù)轉(zhuǎn)換器的片外實現(xiàn)，降低整個模數(shù)轉(zhuǎn)換器設(shè)計的復(fù)雜度，校準(zhǔn)方法簡便可靠，校準(zhǔn)效果好。
【IPC分類】H03M1-10
【公開號】CN104702282
【申請?zhí)枴緾N201510156213
【發(fā)明人】吳俊杰, 朱從益, 張保寧, 謝書珊
【申請人】中國電子科技集團(tuán)公司第十四研究所
【公開日】2015年6月10日
【申請日】2015年4月3日