時(shí)鐘信號(hào)控制器的制造方法
【專利說(shuō)明】
■
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及電路技術(shù)，更具體地說(shuō)，涉及時(shí)鐘信號(hào)控制器。
■
【背景技術(shù)】
[0002]時(shí)鐘信號(hào)的質(zhì)量很大程度上決定了集成電路的性能。在傳統(tǒng)的設(shè)計(jì)中，采用時(shí)鐘樹(shù)(clock tree)技術(shù)來(lái)提供時(shí)鐘信號(hào)。在時(shí)鐘樹(shù)中，原始的時(shí)鐘信號(hào)從時(shí)鐘源輸出。理論上講，該時(shí)鐘信號(hào)可以直接提供給所有使用該時(shí)鐘信號(hào)的元件，例如寄存器或鎖存器。但實(shí)際上，由于時(shí)鐘路徑太長(zhǎng)，該時(shí)鐘信號(hào)的驅(qū)動(dòng)能力會(huì)變?nèi)酢＿@時(shí)就需要在時(shí)鐘路徑上加入反相器或緩沖器，用來(lái)增強(qiáng)時(shí)鐘信號(hào)的驅(qū)動(dòng)能力?？梢岳斫猓鰪?qiáng)后的時(shí)鐘信號(hào)，其驅(qū)動(dòng)能力可能會(huì)再次變?nèi)?，從而需要再次加入反相器或緩沖器。從整個(gè)時(shí)鐘路徑上來(lái)看，這些加入的反相器或緩沖器形成樹(shù)狀結(jié)構(gòu)中的節(jié)點(diǎn)。
[0003]本領(lǐng)域技術(shù)人員可以理解，時(shí)鐘信號(hào)在時(shí)鐘路徑上的傳播是有延遲的。如前所述，在從時(shí)鐘源到使用時(shí)鐘信號(hào)的元件的時(shí)鐘路徑上，包括若干個(gè)反相器或緩沖器。這些反相器或緩沖器是造成所述延遲的一個(gè)重要因素。反相器或緩沖器所造成的延遲受所述反相器或緩沖器的制造工藝、運(yùn)行溫度、電源噪聲等許多因素的影響，具有很大的不確定性。這種具有不確定性的延遲對(duì)集成電路的性能造成了很大的不利影響。例如，在數(shù)據(jù)路徑上前后相鄰的兩個(gè)元件，其時(shí)鐘信號(hào)可能來(lái)自于不同的時(shí)鐘路徑；如果這兩個(gè)時(shí)鐘信號(hào)嚴(yán)重地不同步，那么就會(huì)導(dǎo)致這兩個(gè)元件無(wú)法彼此配合工作。隨著芯片工作頻率即時(shí)鐘信號(hào)的頻率越來(lái)越高，這種不利影響變得越來(lái)越顯著。
[0004]為了克服上述問(wèn)題，發(fā)展了時(shí)鐘網(wǎng)格(clock mesh)技術(shù)。時(shí)鐘網(wǎng)格技術(shù)在芯片的一定范圍內(nèi)實(shí)現(xiàn)時(shí)鐘信號(hào)的同步。具體而言，通過(guò)時(shí)鐘網(wǎng)格技術(shù)，可以在所述范圍內(nèi)形成一個(gè)網(wǎng)狀的結(jié)構(gòu)，這個(gè)結(jié)構(gòu)上各個(gè)點(diǎn)的時(shí)鐘信號(hào)可以看做是同步的。相應(yīng)地，該范圍之內(nèi)的各個(gè)元件就近從該網(wǎng)狀結(jié)構(gòu)上獲得時(shí)鐘信號(hào)，從而這些元件被同步的時(shí)鐘信號(hào)所驅(qū)動(dòng)。
[0005]對(duì)于具有復(fù)雜功能的大型集成電路而言，從功耗的角度和布線的角度來(lái)看，時(shí)鐘網(wǎng)格只能在芯片的某個(gè)局部實(shí)現(xiàn)。此外，時(shí)鐘網(wǎng)格技術(shù)通常在所述范圍是規(guī)則形狀的情況下才能取得良好的性能。然而，在很多場(chǎng)合，芯片中往往包括很多時(shí)鐘域(clock domain),并且這些時(shí)鐘域并不具有規(guī)則的形狀。因此，很難為這些時(shí)鐘域分別建立對(duì)應(yīng)的時(shí)鐘網(wǎng)格。
[0006]因此，需要一種新的解決方案來(lái)處理時(shí)鐘信號(hào)不同步的問(wèn)題。
■

【發(fā)明內(nèi)容】

[0007]本發(fā)明實(shí)施例提供時(shí)鐘信號(hào)控制器，以便將不同步的時(shí)鐘信號(hào)變?yōu)橥降臅r(shí)鐘信號(hào)。
[0008]根據(jù)本發(fā)明實(shí)施例的一種時(shí)鐘信號(hào)控制器，包括:第一晶體管，其源極和漏極中的一個(gè)連接到工作電平，另一個(gè)連接到第一連接點(diǎn)，柵極連接到第一時(shí)鐘信號(hào)輸入端；第二晶體管，其源極和漏極中的一個(gè)連接到第一連接點(diǎn)，另一個(gè)連接到參考電平，柵極連接到第一時(shí)鐘信號(hào)輸入端；第三晶體管，其源極和漏極中的一個(gè)連接到工作電平，另一個(gè)連接到第二連接點(diǎn)，柵極連接到第二時(shí)鐘信號(hào)輸入端；和第四晶體管，其源極和漏極中的一個(gè)連接到工作電平，另一個(gè)連接到第二連接點(diǎn)，柵極連接到第二時(shí)鐘信號(hào)輸入端；其中所述第一連接點(diǎn)和第二連接點(diǎn)連接到第一時(shí)鐘信號(hào)輸出端，其中所述第一晶體管和第二晶體管是互補(bǔ)類型的晶體管，并且其中所述第三晶體管和第四晶體管是互補(bǔ)類型的晶體管。
[0009]根據(jù)本發(fā)明實(shí)施例的時(shí)鐘信號(hào)控制器，進(jìn)一步包括:第五晶體管，其源極和漏極中的一個(gè)連接到工作電平，另一個(gè)連接到第三連接點(diǎn)，柵極連接到第一時(shí)鐘信號(hào)輸入端；第六晶體管，其源極和漏極中的一個(gè)連接到第三連接點(diǎn)，另一個(gè)連接到參考電平，柵極連接到第一時(shí)鐘信號(hào)輸入端；第七晶體管，其源極和漏極中的一個(gè)連接到工作電平，另一個(gè)連接到第四連接點(diǎn)，柵極連接到第二時(shí)鐘信號(hào)輸入端；和第八晶體管，其源極和漏極中的一個(gè)連接到工作電平，另一個(gè)連接到第四連接點(diǎn)，柵極連接到第二時(shí)鐘信號(hào)輸入端；所述第三連接點(diǎn)和第四連接點(diǎn)連接到第二時(shí)鐘信號(hào)輸出端；所述第一時(shí)鐘信號(hào)輸出端和第二時(shí)鐘信號(hào)輸出端中的一個(gè)經(jīng)反向后連接到數(shù)據(jù)選擇器的一個(gè)數(shù)據(jù)信號(hào)輸入端，另一個(gè)連接到數(shù)據(jù)選擇器的另一個(gè)數(shù)據(jù)信號(hào)輸入端，所述數(shù)據(jù)選擇器的輸出端連接到D觸發(fā)器的時(shí)鐘輸入端，所述D觸發(fā)器的Q端連接到第三時(shí)鐘信號(hào)輸出端。所述D觸發(fā)器的Q端經(jīng)反相后連接到所述D觸發(fā)器的D端，并且連接到所述數(shù)據(jù)選擇器的選擇信號(hào)輸入端；其中所述第五晶體管和第六晶體管是互補(bǔ)類型的晶體管，并且其中所述第七晶體管和第八晶體管是互補(bǔ)類型的晶體管。
[0010]根據(jù)本發(fā)明實(shí)施例提供的技術(shù)方案，可以將不同步的時(shí)鐘信號(hào)轉(zhuǎn)換為同步的時(shí)鐘信號(hào)。
■
【附圖說(shuō)明】
[0011]通過(guò)結(jié)合附圖對(duì)本公開(kāi)示例性實(shí)施方式進(jìn)行更詳細(xì)的描述，本公開(kāi)的上述以及其它目的、特征和優(yōu)勢(shì)將變得更加明顯，其中，在本公開(kāi)示例性實(shí)施方式中，相同的參考標(biāo)號(hào)通常代表相同部件。
[0012]圖1、圖3和圖4是根據(jù)本發(fā)明實(shí)施例的時(shí)鐘信號(hào)控制器的結(jié)構(gòu)。
[0013]圖2、圖5和圖6是根據(jù)本發(fā)明實(shí)施例的時(shí)鐘信號(hào)控制器的仿真波形圖。
■
【具體實(shí)施方式】
[0014]下面參照附圖，結(jié)合具體實(shí)施例對(duì)本發(fā)明進(jìn)行描述。這樣的描述僅僅出于說(shuō)明目的，而不意圖對(duì)本發(fā)明的范圍進(jìn)行限制。僅以舉例說(shuō)明的目的給出附圖并因此沒(méi)有按比例繪制。此外，當(dāng)?shù)谝辉幻枋鰹榕c第二元件相連時(shí)，第一元件不僅可以直接與第二元件相連，而且還可以借助第三元件間接地與第二元件相連。進(jìn)一步地，為了清楚，省略了對(duì)完全理解本發(fā)明不必要的一些元件。在附圖中，相似和相應(yīng)的元件由相似的附圖標(biāo)記代表。
[0015]本領(lǐng)域技術(shù)人員可以理解，在數(shù)字電路中，電平和器件類型具有對(duì)稱的關(guān)系。例如，N型晶體管的導(dǎo)通電平是高電平，P型晶體管的導(dǎo)通電平是低電平。因此，在下面的描述中所涉及的對(duì)高低電平的條件，均可以通過(guò)對(duì)相關(guān)器件的類型進(jìn)行改變而進(jìn)行變化。此外，也可以通過(guò)增加額外的器件對(duì)所示條件進(jìn)行變化。例如對(duì)于高電平導(dǎo)通的N型晶體管，如果在N型晶體管的柵極與輸入信號(hào)之間增加反相器件，那么該晶體管可以在輸入信號(hào)為低電平時(shí)導(dǎo)通。又例如，在僅僅利用晶體管的導(dǎo)通/截止特性時(shí)，晶體管的源極和漏極可以互換。這些變形均等同于以下所描述的本發(fā)明的實(shí)施例并且落入本專利的保護(hù)范圍。
[0016]圖1示出了根據(jù)本發(fā)明實(shí)施例的時(shí)鐘信號(hào)控制器的結(jié)構(gòu)。
[0017]如圖1所示，根據(jù)本發(fā)明實(shí)施例的時(shí)鐘信號(hào)控制器包括四個(gè)晶體管，其中第一晶體管是P型晶體管，其源極連接到工作電平，漏極連接到第一連接點(diǎn)bl，柵極連接到第一時(shí)鐘信號(hào)輸入端al。第二晶體管是N型晶體管，其源極連接到所述第一連接點(diǎn)bl，漏極連接到參考電平，柵極連接到所述第一時(shí)鐘信號(hào)輸入端al。所述第一連接點(diǎn)進(jìn)一步連接到第一時(shí)鐘信號(hào)輸出端b。
[0018]第三晶體管是P型晶體管，其源極連接到工作電平，漏極連接到第二連接點(diǎn)b2，柵極連接到第二時(shí)鐘信號(hào)輸入端a2。第四晶體管是N型晶體管，其源極連接到所述第二連接點(diǎn)b2，漏極連接到參考電平，柵極連接到所述第二時(shí)鐘信號(hào)輸入端a2。所述第二連接點(diǎn)進(jìn)一步連接到第一時(shí)鐘