據(jù)選擇器選擇反相后的第一時鐘信號作為輸出；反之，所述選擇信號為低電平時，所述數(shù)據(jù)選擇器選擇第二時鐘信號作為輸出。
[0054]圖5和圖6分別是對圖3和圖4中的電路進(jìn)行仿真所得到的波形圖。從圖5可以看出，第二時鐘信號(Net b)慢于第一時鐘信號(Net a)。第三時鐘信號輸出端的信號(Netg)與第二時鐘信號同步。從圖6可以看出，仍然是第二時鐘信號(Net b)慢于第一時鐘信號(Net a)的情況，第三時鐘信號輸出端的信號(Net g)與第一時鐘信號同步。第三時鐘信號輸出端的信號的占空比與第一時鐘信號和第二時鐘信號是一樣的。第三時鐘信號輸出端的信號沒有圖2中的單一時鐘信號(b)那樣的階梯狀的上升沿或下降沿。
[0055]本領(lǐng)域技術(shù)人員可以理解，現(xiàn)代的集成電路設(shè)計往往采用分層設(shè)計的方法。也就是說，整個集成電路首先被劃分成若干個模塊；每一個功能模塊又被劃分成若干個更小的模塊；每一個子模塊又被劃分成再小的模塊，直到元件級的實現(xiàn)。接近元件級實現(xiàn)的設(shè)計層級被稱為高層設(shè)計，遠(yuǎn)離元件級實現(xiàn)的設(shè)計層級被稱為低層設(shè)計。
[0056]本發(fā)明的發(fā)明人發(fā)現(xiàn)，在高層設(shè)計中對時鐘信號的要求比較高，不僅要求各個模塊的時鐘信號之間同步，還要求各個高層模塊的時鐘信號的占空比一樣。在低層設(shè)計中對時鐘信號的要求比較低，只需要保證時鐘信號之間的同步即可。根據(jù)本發(fā)明實施例，可以在高層設(shè)計中采用如圖3和圖4所示的結(jié)構(gòu)，在低層設(shè)計中采用如圖1所示的結(jié)構(gòu)。也就是說，只針對高層模塊之間的時鐘同步采用圖3和圖4所示的復(fù)雜結(jié)構(gòu)，至于這些高層模塊內(nèi)部的低層模塊之間的時鐘同步，就可以采用圖1所示的簡單結(jié)構(gòu)，而不用采用圖3和圖4所示的復(fù)雜結(jié)構(gòu)。本領(lǐng)域技術(shù)人員可以理解，高層模塊的數(shù)目遠(yuǎn)遠(yuǎn)小于低層模塊的數(shù)目。這樣既滿足了對時鐘信號的要求，又節(jié)約了集成電路資源。
[0057]從時鐘樹的角度而言，給高層模塊供電的時鐘樹節(jié)點往往靠近時鐘樹的根節(jié)點，給低層模塊供電的時鐘樹節(jié)點往往靠近時鐘樹的葉節(jié)點。根據(jù)本發(fā)明實施例，在對靠近根節(jié)點的兩個時鐘樹節(jié)點所輸出的時鐘信號進(jìn)行同步時，采用如圖3和圖4所示的復(fù)雜結(jié)構(gòu)；在對靠近葉節(jié)點的兩個時鐘樹節(jié)點所輸出的時鐘信號進(jìn)行同步時，采用如圖1所示的簡單結(jié)構(gòu)。本領(lǐng)域技術(shù)人員可以理解，在時鐘樹中，靠近根節(jié)點的節(jié)點數(shù)目，遠(yuǎn)遠(yuǎn)小于靠近葉節(jié)點的節(jié)點數(shù)目。因此，采用這樣的策略，同樣也可以既滿足對時鐘信號的要求，又節(jié)約集成電路資源。
[0058]雖然以上結(jié)合具體實施例，對本發(fā)明的各個裝置進(jìn)行了詳細(xì)描述，但本發(fā)明并不限于此。本領(lǐng)域普通技術(shù)人員能夠在說明書教導(dǎo)之下對本發(fā)明進(jìn)行多種變換、替換和修改而不偏離本發(fā)明的精神和范圍。應(yīng)該理解，所有這樣的變化、替換、修改仍然落入本發(fā)明的保護(hù)范圍之內(nèi)。本發(fā)明的保護(hù)范圍由所附權(quán)利要求來限定。
【主權(quán)項】
1.一種時鐘信號控制器，包括: 第一晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第一連接點，柵極連接到第一時鐘信號輸入端； 第二晶體管，其源極和漏極中的一個連接到第一連接點，另一個連接到參考電平，柵極連接到第一時鐘信號輸入端； 第三晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第二連接點，柵極連接到第二時鐘信號輸入端；和 第四晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第二連接點，柵極連接到第二時鐘信號輸入端； 其中所述第一連接點和第二連接點連接到第一時鐘信號輸出端， 其中所述第一晶體管和第二晶體管是互補類型的晶體管，并且其中所述第三晶體管和第四晶體管是互補類型的晶體管。
2.如權(quán)利要求1所述的時鐘信號控制器，其中所述第一晶體管和所述第三晶體管是相同類型的晶體管，所述第二晶體管和所述第四晶體管是相同類型的晶體管。
3.如權(quán)利要求2所述的時鐘信號控制器，其中所述第一晶體管的驅(qū)動能力大于第四晶體管的驅(qū)動能力，并且其中所述第二晶體管的驅(qū)動能力小于第三晶體管的驅(qū)動能力。
4.如權(quán)利要求3所述的時鐘信號控制器，進(jìn)一步包括: 第五晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第三連接點，柵極連接到第一時鐘信號輸入端； 第六晶體管，其源極和漏極中的一個連接到第三連接點，另一個連接到參考電平，柵極連接到第一時鐘信號輸入端； 第七晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第四連接點，柵極連接到第二時鐘信號輸入端；和 第八晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第四連接點，柵極連接到第二時鐘信號輸入端； 所述第三連接點和第四連接點連接到第二時鐘信號輸出端； 所述第一時鐘信號輸出端和第二時鐘信號輸出端中的一個經(jīng)反向后連接到數(shù)據(jù)選擇器的一個數(shù)據(jù)信號輸入端，另一個連接到數(shù)據(jù)選擇器的另一個數(shù)據(jù)信號輸入端，所述數(shù)據(jù)選擇器的輸出端連接到D觸發(fā)器的時鐘輸入端，所述D觸發(fā)器的Q端連接到第三時鐘信號輸出端。所述D觸發(fā)器的Q端經(jīng)反相后連接到所述D觸發(fā)器的D端，并且連接到所述數(shù)據(jù)選擇器的選擇信號輸入端； 其中所述第五晶體管和第六晶體管是互補類型的晶體管，并且其中所述第七晶體管和第八晶體管是互補類型的晶體管。
5.如權(quán)利要求4所述的時鐘信號控制器，其中所述第五晶體管和所述第七晶體管是相同類型的晶體管，并且與所述第一和第三晶體管的類型相同，所述第六晶體管和所述第八晶體管是相同類型的晶體管，并且與所述第二和第四晶體管的類型相同。
6.如權(quán)利要求5所述的時鐘信號控制器，其中所述第五晶體管的驅(qū)動能力小于第八晶體管的驅(qū)動能力，并且其中所述第六晶體管的驅(qū)動能力大于第七晶體管的驅(qū)動能力。
7.如權(quán)利要求6所述的時鐘信號控制器，其中該時鐘信號控制器用于集成電路高層模塊之間的時鐘同步。
8.如權(quán)利要求1或6所述的時鐘信號控制器，其中連接到工作電平的晶體管為P型晶體管，連接到參考電平的晶體管為N型晶體管。
9.如權(quán)利要求2所述的時鐘信號控制器，其中所述第一晶體管的驅(qū)動能力大于第四晶體管的驅(qū)動能力，并且其中所述第二晶體管的驅(qū)動能力大于第三晶體管的驅(qū)動能力。
10.如權(quán)利要求1所述的時鐘信號控制器，其中該時鐘信號控制器用于集成電路低層模塊之間的時鐘同步。
【專利摘要】本發(fā)明實施例提供時鐘信號控制器，其包括：第一晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第一連接點，柵極連接到第一時鐘信號輸入端；第二晶體管，其源極和漏極中的一個連接到第一連接點，另一個連接到參考電平，柵極連接到第一時鐘信號輸入端；第三晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第二連接點，柵極連接到第二時鐘信號輸入端；和第四晶體管，其源極和漏極中的一個連接到工作電平，另一個連接到第二連接點，柵極連接到第二時鐘信號輸入端。采用本發(fā)明的技術(shù)方案，可以對不同步的兩個時鐘信號進(jìn)行同步。
【IPC分類】H03K5-00
【公開號】CN104734672
【申請?zhí)枴緾N201310717347
【發(fā)明人】何艷, 何鷗, 趙薇
【申請人】國際商業(yè)機器公司
【公開日】2015年6月24日
【申請日】2013年12月23日