電流模式四象限cmos模擬乘法電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種模擬乘法電路，尤其涉及一種電流模式四象限CMOS (Complementary Metal Oxide Semiconductor,互補金屬氧化物半導(dǎo)體）模擬乘法電路。
【背景技術(shù)】
[0002] 模擬乘法電路可W分為二象限乘法電路和四象限乘法電路，四象限乘法電路相比 于二象限乘法電路有更好的優(yōu)勢，它對輸入信號的方向沒有限制，當(dāng)各種輸入信號連接到 四象限模擬乘法電路上，乘法電路能進(jìn)行乘法、除法、平方等運算。
[0003] 模擬乘法電路廣泛應(yīng)用于模擬電路和系統(tǒng)中，例如倍頻器、調(diào)制器、檢波電路、自 適應(yīng)濾波器、AC-DC(交流-直流）轉(zhuǎn)換器、正弦和余弦合成器。如今，模擬乘法電路在模糊 控制器和神經(jīng)網(wǎng)絡(luò)等智能領(lǐng)域也得到廣泛應(yīng)用。
[0004] 目前，許多模擬乘法電路是電壓模式的，因此它們不適合用于電流模式系統(tǒng)中。此 夕F，傳統(tǒng)的電壓模式模擬乘法電路容易受到溫度、工藝變化的影響，因此，它不適用于許多 VLSI(超大規(guī)模集成電路，Very Large Scale Integration)系統(tǒng)中，如需要大量乘法電路 的模擬神經(jīng)網(wǎng)絡(luò)。所W，需要一種對溫度和工藝變化不敏感的電流模式模擬乘法電路，使之 應(yīng)用于各種化SI系統(tǒng)中。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提供一種電流模式四象限CMOS模擬乘法電路，工作在電流模 式，它的輸入信號和表示兩輸入信號乘積的輸出信號都是電流形式。
[0006] 本發(fā)明的另外一個目的在于提供一種電流模式四象限CMOS模擬乘法電路，解決 現(xiàn)有技術(shù)的電流時模擬乘法電路對溫度和工藝變化敏感，而不能應(yīng)用到各種化SI系統(tǒng)中 的問題。
[0007] 本發(fā)明的另外一個目的在于提供一種電流模式四象限CMOS模擬乘法電路，它消 耗的功率相對于其它乘法器要低，而且它還有非常寬的帶寬。
[0008] 為了達(dá)到上述目的，本發(fā)明提供了一種電流模式四象限CMOS模擬乘法電路，包 括：
[0009] 電流產(chǎn)生電路，用于根據(jù)輸入的第一電流信號和第二電流信號，產(chǎn)生差模信號和 共模信號；
[0010] 第一電流模式平方電路，用于根據(jù)所述差模信號，生成與所述差模信號的值的平 方成正比的第一平方電流，
[0011] 第二電流模式平方電路，用于根據(jù)所述共模信號，生成與所述共模信號的值的平 方成正比的第二平方電流；
[0012] W及，電流減法電路，包括共源共柵電流鏡，其用于將所述第一平方電流和所述第 二平方電流相減，得到電流值與所述第一電流信號的電流值和所述第二電流信號的電流值 的乘積成正比的輸出電流信號。
[0013] 實施時，所述電流產(chǎn)生電路包括：
[0014] 第一電流鏡，包括第一PM0S晶體管、第二PM0S晶體管和第H PM0S晶體管，所述第 一PM0S晶體管的柵極、所述第二PM0S晶體管的柵極和所述第HPM0S晶體管的柵極相連接 并與所述第一PM0S晶體管的漏極連接，所述第一PM0S晶體管的源極、所述第二PM0S晶體 管的源極和所述第HPM0S晶體管的源極均接入電源電壓；
[0015] 第二電流鏡，包括第四PM0S晶體管、第五PM0S晶體管和第六PM0S晶體管，所述第 四PM0S晶體管的柵極、所述第五PM0S晶體管的柵極和所述第六PM0S晶體管的柵極相連接 并與所述第六PM0S晶體管的漏極連接，所述第四PM0S晶體管的源極、所述第五PM0S晶體 管的源極和所述第六PM0S晶體管的源極均接入電源電壓，所述第四PM0S晶體管的漏極與 所述第二PM0S晶體管的漏極連接；
[0016] 第H電流鏡，包括第一NM0S晶體管和第二NM0S晶體管，所述第一NM0S晶體管的 柵極與所述第二NM0S晶體管的柵極連接，所述第一NM0S晶體管的源極和所述第二NM0S晶 體管的源極均與地線連接，所述第一NM0S晶體管的漏極與所述第五PM0S晶體管的漏極連 接，所述第二NM0S晶體管的漏極與所述第H PM0S晶體管的漏極連接。
[0017] 所述第一PM0S晶體管的漏極為所述第一電流信號的輸入端；
[0018] 所述第六PM0S晶體管的漏極為所述第二電流信號的輸入端；
[0019]所述第二PM0S晶體管的漏極為所述共模信號的輸出端；
[0020] 所述第H PM0S晶體管的漏極為所述差模信號的輸出端。
[0021] 實施時，所述第一電流模式平方電路包括：
[0022] 第一線性跨導(dǎo)環(huán)路，包括第走PM0S晶體管、第八PM0S晶體管、第九PM0S晶體管和 第十PM0S晶體管，所述第走PM0S晶體管的柵極、所述第走PM0S晶體管的漏極和所述第八 PM0S晶體管的源極連接，所述第八PM0S晶體管的柵極、所述第十PM0S晶體管的柵極和所述 第八PM0S晶體管的漏極連接，所述第九PM0S晶體管的柵極、所述第九PM0S晶體管的漏極 和所述第十PM0S晶體管的源極連接，所述第走PM0S晶體管的源極和所述第九PM0S晶體管 的源極均接入電源電壓；
[0023] 第四NM0S晶體管，漏極與所述第八PM0S晶體管的漏極連接，柵極接入第一偏置電 壓，源極與地線連接；
[0024] 第四電流鏡，包括第五NM0S晶體管和第六NM0S晶體管，所述第五NM0S晶體管的 柵極、所述第六NM0S晶體管的柵極和所述第五NM0S晶體管的漏極連接，所述第六NM0S晶 體管的漏極與所述第九PM0S晶體管的漏極連接，所述第五NM0S晶體管的源極和所述第六 NM0S晶體管的源極與地線連接；
[0025] 第十一PM0S晶體管，源極接入電源電壓，柵極與所述第九PM0S晶體管的柵極連 接；
[0026] 所述第五NM0S晶體管的漏極接入所述差模信號，所述第十一PM0S晶體管的漏極 和所述第十PM0S晶體管的漏極共同輸出所述第一平方電流。
[0027] 實施時，所述第二電流模式平方電路包括：
[002引第十二PM0S晶體管，源極接入電源電壓；
[0029] 第二線性跨導(dǎo)環(huán)路，包括第十HPM0S晶體管、第十四PM0S晶體管、第十五PM0S晶 體管和第十六PM0S晶體管；所述第十五PM0S晶體管的柵極、所述第十五PM0S晶體管的漏 極和所述第十六PMOS晶體管的源極連接，所述第十六PMOS晶體管的柵極、所述第十四PMOS晶體管的柵極和所述第十六PM0S晶體管的漏極連接，所述第十HPM0S晶體管的柵極、所述 第十H PMOS晶體管的漏極、所述第十二PMOS晶體管的柵極和所述第十四PMOS晶體管的源 極連接；
[0030] 第五電流鏡，包括第走NM0S晶體管和第八NM0S晶體管，所述第走NM0S晶體管的 柵極、所述第八NM0S晶體管的柵極和所述第八NM0S晶體管的漏極連接，所述第走NM0S晶 體管的漏極與所述第十HPMOS晶體管的漏極連接，第走NM0S晶體管的源極和第八NM0S晶 體管的源極與地線連接；
[0031] 第九NM0S晶體管，漏極與所述第十六PMOS晶體管的漏極連接，柵極接入所述第一 偏置電壓，源極與地線連接；
[0032] 所述第八NM0S晶體管的漏極接入所述共模信號，所述第十二PMOS晶體管的漏極 和第十四PMOS晶體管的漏極共同輸出所述第二平方電流。
[0033] 實施時，所述共源共柵電流鏡，包括第十NM0S晶體管、第十一NM0S晶體管、第十二 NM0S晶體管和第十HNM0S晶體管；
[0034] 所述第十NM0S晶體管，柵極與所述第十二晶體管的柵極連接，源極與所述第十一 NM0S晶體管的漏極連接，漏極與所述第十一PMOS晶體管的漏極連接；
[00巧]所述第十一NM0S晶體管，柵極與所述第十NM0S晶體管