柵極、Mll的漏極連接在一起，M9的源極接VDD，M19和M18的源極接VDD，它們的漏極分別接M20和M21的源極，M20的漏極接輸出端口 V0P，并與M14的漏極、電阻Rll的一端相連接，電阻Rll的另一端接M70的柵極，M14的源極接M23的漏極，M23的柵極跟M84的柵極、M73的柵極和漏極、M69和M68的漏極接在一起，M23的源極接GND，M21的漏極接RES2的輸入端口 A，并與Ml I的源極、M16的漏極、M22的漏極接在一起，M16和M22的源極接GND，M79、M78、M77的源極和漏極都接VDD, M78的柵極接M81的源極，M77的柵極接M80的源極，它們的漏極與M79的柵極接在一起，并與電阻R14的一端相連接，R14的另一端與M76的漏極、M82和M83的柵極、M88的漏極接在一起，M76的源極接VDD，M82和M83的源極接VDD，它們的漏極分別接M74和M75的源極，M75的漏極接輸出端口 V0N，并與M87的漏極和電阻R13的一端相連接，R13的另一端與M70的柵極相連接，M70的源極和漏極連接在一起，M87的源極和M84的漏極連接，M84的源極接GND，M74的漏極接RES2的輸出端口 B，并與M85的漏極、M88的源極、M86的漏極相連接，M85和M86的源極接GND，M65和M66的源極接VDD，M65的漏極接M67和M69的源極，M66的漏極接M68和M71的源極，M67的漏極和M71的漏極相連接，并與M72的柵極和漏極相連接，M72和M73的源極接GND，M67的柵極接VOP，M71的柵極接VON, B3和B4分別接到RES2的B4和B3端口。M67、M69、M68、M71、M11、M88的襯底分別于它們的源極相連接，其余的pmos2v的襯底都接VDD, nmos2v都接SUB, VSS接GND。
[0061]圖9所示為電阻陣列RES2及其邏輯原理圖。輸入數(shù)字控制信號B〈4>，B<3>先通過一個2線-4線編碼器，產(chǎn)生4種狀態(tài)的編碼控制信號SI，S2，S3，S4，其狀態(tài)關(guān)系已經(jīng)在圖中給出。通過這四位控制信號的開斷就可以控制輸入端A和輸出端B之間的電阻值大小。其中開關(guān)采用NMOS管來實現(xiàn)。
[0062]電阻陣列RES2具體可以采用以下結(jié)構(gòu)方式:
[0063]電阻陣列RES2包括一個由4個反相器(其結(jié)構(gòu)與偏置電路中的反相器相同)和4個二輸入與門(其結(jié)構(gòu)與偏置電路中的反相器相同)構(gòu)成的2-4編碼器、電阻R0，R2，R3，R4，R5，R6，R7，R8，R9，R1, Rll, R12，R13，R17，R18, R19，R21，R23，R32，R33，R25，R26，R24，R27，R28，R28、類型為nmos2v的晶體管MO，M2，M3，M4。輸入信號經(jīng)過一個普通的2_4編碼器輸出SI, S2，S3，S4四位控制信號，SI，S2，S3，S4分別連接到MO, M2, M3, M4的柵極，MO的源極接R2的一端，R2另一端接RO的一端，RO的另一端接輸入端口 A，MO的漏極接R4的一端，R4另一端接R3的一端，R3的另一端接輸出端口 B，M2的源極接R7和R8的一端，R7和R8的另一端相連接，并與R6的一端相接，R6的另一端接R5，R5的另一端接A，M2的漏極接R9和RlO的一端，R9和RlO的另一端相接，并與Rll的一端相接，Rll的另一端接R12，R12的另一端接B，M3的源極接R17和R19的一端，R17的另一端接R18，R18的另一端與R19的另一端相連接，并與R13相連接，R13的另一端與A相接，M3的漏極接R21和R32的一端，R32的另一端接R33，R33的另一端與R21的另一端連接，并與R23的一端連接，R23的另一端與B連接，M4的源極接R24和R26，R26的另一端接R25，R25的另一端接R24的另一端，并與A連接，M4的漏極接R28和R29，R28的另一端接R27，R27的另一端接R29的另一端，并與B連接，VSS接GND, MO，M2，M3，M4的襯底接SUB0
[0064]圖12所示為可變增益放大器I原理圖。使能信號EN經(jīng)過一個反相器INVX2產(chǎn)生信號BENB，BENB接到NMOS管MO的柵極，當(dāng)BENB為高電平時，偏置電流IB25輸入到VGAl中；BENB再經(jīng)過一個反相器產(chǎn)生信號BEN，BEN接到NMOS管M4的柵極；輸入數(shù)字控制信號B〈2>，B〈1>通過一個與非門NAND2X1和一個或非門N0R2X1，分別產(chǎn)生信號SI和S2，信號SI送到PMOS管M17和M44的柵極，信號S2送到PMOS管M13和M43的柵極。可變增益放大器VGAl中包含一個電阻陣列模塊RES1，其中RESl的輸入A端口接在PMOS管M21的漏極上，輸出B端口接在PMOS管M26的漏極上，通過調(diào)節(jié)RESl輸入數(shù)字控制信號B〈2>，B〈l>，B〈0>就能控制RESl的阻值大小，進(jìn)而控制VGAl的增益大小。
[0065]可變增益放大器VGAl具體可以采用以下結(jié)構(gòu)方式:
[0066]可變增益放大器VGAl包括類型為pmos2v的晶體管M6，M1，M7，M10，M15，M12，M13，M17，M9，M19，M18，M20，M21，M40，M41，M42，M39，M43, M44，M32，M33，M26，M27，M65，M66，M67，M68，M69，M71、類型為 noms2v 的晶體管 MO，M2，M3，M4，M5，M7，M8，Mil，M14，M16，M22，M23，M70，M38，M34，M36，M35，M7，M72，M73、類型為 rphpoly 的電阻 R0，Rl，R2，R3，R4，R5，R6，R8，Rll，R12、mimcap電容CO，Cl、兩個反相器(其結(jié)構(gòu)與偏置電路中的反相器相同)、一個二輸入與門(其結(jié)構(gòu)與偏置電路中的二輸入與門相同)、一個二輸入異或門N0R2X1、一個電阻陣列RESl (其具體描述在權(quán)利要求8中)。
[0067]二輸入異或門N0R2X1包括兩個pm0S2v晶體管0，I (它們的襯底接在VDD上)和兩個nmoS2v晶體管2，3 (它們的襯底接在VSS上)，其中晶體管O和晶體管2的柵極接在一起作為輸入端口 B，晶體管I和晶體管3的柵極接在一起作為輸入端口 A，晶體管O的漏極接在VDD上，源極接到晶體管I的漏極上，晶體管I的源極、晶體管2漏極、晶體管3的漏極接在一起作為輸出端口 Y，晶體管2和晶體管3的源極都接到VSS上。
[0068]輸入使能信號EN通過一個反相器產(chǎn)生輸出信號BENB，信號BENB再通過一個反相器產(chǎn)生輸出信號BEN，產(chǎn)生的BENB接到M4的柵極，BEN接到MO的柵極。輸入信號B〈l>和B<2>分別接到二輸入與門的輸入端口 B和A，產(chǎn)生輸出信號SI，產(chǎn)生的SI接到晶體管M17和M44的柵極。輸入信號B〈l>和B〈2>分別接到二輸入異或門的輸入端口 B和A，產(chǎn)生輸出信號S2，產(chǎn)生的S2接到晶體管M13和M43的柵極。
[0069]輸入差分信號VIP和VIN分別接在CO和Cl上，電容CO的另一端接電阻R4和Mll的柵極，電容Cl的另一端接電阻R5和M38的柵極，電阻R4和電阻R5的另一端接在一起，并與電阻RO和電阻Rl的一端相連接，RO的另一端接VDD，Rl的另一端接R3和R2的一端，電阻R3的另一端接晶體管M68和M69的柵極，電阻R2的另一端接GND。輸入信號IB25接到MO的漏極，MO的源極與M2的漏極和柵極、M4的漏極、M3的柵極、M5的柵極、M16的柵極、M22的柵極、M34的柵極、M35的柵極接在一起，M2、M4、M3、M5、M8的源極接GND, M3的漏極與M6的漏極和柵極、Ml的柵極、M9的柵極、M39的柵極、M65的柵極、M66的柵極接在一起，M6、M1和M7的源極都接VDD，M7的柵極和漏極接在一起并與M5的漏極、M20和M21的柵極、M26和M27的柵極接在一起，Ml的漏極和M6的柵極和漏極、M14的柵極、M37的柵極連接在一起，M10、M15、M12的漏極和源極都接在VDD上，MlO的柵極接M13的源極，M15的柵極接M17的源極，M13和M17的漏極與M12的柵極接在一起，并與電阻R6的一端相連接，R6的另一端與M9的漏極、M18的柵極、M19的柵極、Mll的漏極連接在一起，M9的源極接VDD，M19和M18的源極接VDD，它們的漏極分別接M20和M21的源極，M20的漏極接輸出端口 VOP，并與M14的漏極、電阻Rll的一端相連接，電阻Rll的另一端接M70的柵極，M14的源極接M23的漏極，M23的柵極跟M36的柵極、M73的柵極和漏極、M69和M68的漏極接在一起，M23的源極接GND，M21的漏極接RESl的輸入端口 I，并與Mll的源極、M16的漏極、M22的漏極接在一起，M16和M22的源極接GND，M40、M4UM42的源極和漏極都接VDD，M40的柵極接M43的源極，M41的柵極接M44的源極，它們的漏極與M42的柵極接在一起，并與電阻R8的一端相連接，R8的另一端與M39的漏極、M32和M33的柵極、M38的漏極接在一起，M76的源極接VDD, M32和M33的源極接VDD，它們的漏極分別接M26和M27的源極，M27的漏極接輸出端口 VON，并與M37的漏極和電阻R12的一端相連接，R12的另一端與M70的柵極相連接，M70的源極和漏極連接在一起，M37的源極和M36的漏極連接，M36的源極接GND，M26的漏極接RESl的輸出端口 O，并與M34的漏極、M38的源極、M35的漏極相連接，M34和M35的源極接GND，M65和M66的源極接VDD，M65的漏極接M67和M69的源極，M66的漏極接M68和M71的源極，M