67的漏極和M71的漏極相連接，并與M72的柵極和漏極相連接，M72和M73的源極接GND，M67 的柵極接 VOP，M71 的柵極接 VON, B〈2:0> 接 RESl 的 B〈2:0> 端口。M67、M69、M68、M71、MlU M38的襯底分別于它們的源極相連接，其余的pmos2v的襯底都接VDD, nmos2v都接 SUB, VSS 接 GND。
[0070]圖17所示為電阻陣列RESl及其邏輯原理圖。輸入數(shù)字控制信號B〈2>，B〈1>，B〈0>先通過一個3線-8線編碼器，產(chǎn)生8種狀態(tài)的編碼控制信號SI，S2，S3，S4，S5，S6，S7，S8，其狀態(tài)關(guān)系已經(jīng)在圖中給出。通過這8位控制信號的開斷就可以控制輸入端A和輸出端B之間的電阻值大小。其中開關(guān)采用NMOS管來實現(xiàn)。
[0071]電阻陣列RESl具體可以采用以下結(jié)構(gòu)方式:
[0072]該陣列包括一個由6個反相器(其結(jié)構(gòu)與偏置電路中的反相器相同)，8個三輸入與門，一個二輸入或門以及兩個三輸入或門構(gòu)成的3-8編碼器、電阻R0，Rl，R2，R3，R4，R5，R6，R7，R8，R9，R1, Rll, R12，R13，R14，R15，R16，R17，R18, R19，R20，R21，R22，R23，R24，R25，R26，R27，R28，R29，R30，R31，R32，R33，R34，R35，R36，R37 ;類型為 nmos2v 的晶體管MO，Ml, M2，M3，M4, M5，M6，M7。
[0073]輸入信號B〈2:0>經(jīng)過一個普通的3-8編碼器輸出SI，S2，S3，S4, S5，S6，S7，S8八位控制信號，SI，S2，S3，S4，S5，S6，S7，S8 分別連接到 MO，Ml，M2，M3，M4, M5，M6, M7 的柵極，MO的源極接Rl和R2的一端，Rl和R2的另一端接RO的一端，RO的另一端接輸入端口 I，MO的漏極接R4和R5的一端，R4和R5另一端接R3的一端，R3的另一端接輸出端口 0，Ml的源極接R9和R8的一端，R9和R8的另一端分別與R6和R7的一端相連接，R6和R7的另一端接端口 I，Ml的漏極接Rll和RlO的一端，Rll和RlO的另一端分別于R12和R13相接，R12和R13的另一端接端口 O，M2的源極接R15，R15的另一端接R14，R14的另一端與I相接，M2的漏極接R16，R16的另一端接R17，R17的另一端與B連接，M3的源極接R18，R218的另一端接R19，R19的另一端接A，M3的漏極接R21，R21的另一端接R21，R21的另一端與O連接，M4的源極接R23，R23的另一端接R22，R22的另一端與I相接，M4的漏極接R24，R24的另一端接R25，R25的另一端與O連接，M5的源極接R26，R26的另一端與I相接，M5的漏極接R27，R27的另一端與B連接，M6的源極接R29和R28的一端，R29和R28的另一端接輸入端口 I，M6的漏極接R30和R31的一端，R30和R31另一端接輸出端口 O，M7的源極接R34，R234的另一端接R33，R33的另一端接R32，R32的另一端接I，M7的漏極接R35，R235的另一端接 R36，R35 的另一端接 R37，R37 的另一端接 I, VSS 接 GND, MO, Ml, M2, M3，M4, M5，M6，M7的襯底接SUB。
[0074]本發(fā)明能夠應用于GPS和北斗射頻接收機中，采用0.18微米鍺硅工藝設計生產(chǎn)，并測試成功。
【主權(quán)項】
1.一種射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:包括至少一個低三位二進制可變增益放大單元，至少一個高兩位二進制可變增益放大單元，用于向低三位二進制可變增益放大單元、高兩位二進制可變增益放大單元提供使能信號和相同尾電流的偏置電路；正交兩路信號依次經(jīng)低三位二進制可變增益放大單元和高兩位二進制可變增益放大單元進行可變增益放大后輸出；或正交兩路信號依次經(jīng)高兩位二進制可變增益放大單元和低三位二進制可變增益放大單元進行可變增益放大后輸出。2.根據(jù)權(quán)利要求1所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:若所述可變增益放大單元為兩個及兩個以上時，低三位二進制的多個可變增益放大單元之間級聯(lián)，高兩位二進制的多個可變增益放大單元之間級聯(lián)。3.根據(jù)權(quán)利要求1所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:所述低三位二進制可變增益放大單元和高兩位二進制可變增益放大單元均為采用電阻負載作為跨阻放大器的可變增益放大器。4.根據(jù)權(quán)利要求1至3任一所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:所述偏置電路包括與門AND2X2、NM0S管(M3、Ml7)、兩個反相器INVX2，使能信號EN和模式選擇信號MODE先通過與門AND2X2產(chǎn)生信號ENN，信號ENN接到NMOS管M17的柵極，使能信號EN和模式選擇信號MODE再通過反相器INVX2產(chǎn)生信號ENB，信號ENB接到NMOS管M3的柵極；在使能信號EN和模式選擇信號MODE都開啟的作用下，且信號EN、信號MODE、信號ENN均為高電平時，輸入信號IB25首先送入IB，輸入的數(shù)字控制信號BI〈2:0>先通過兩個反相器INVX2，進而與輸入IB25信號一起控制偏置電路的輸出信號IB2，IBl, IBO05.根據(jù)權(quán)利要求1所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:所述高兩位二進制可變增益放大單元包括反相器INVX2、NMOS管(MO、M4、M2UM74)、PMOS管(M13、M17、M80、M81)和電阻陣列模塊RES2 ;使能信號EN經(jīng)過反相器INVX2產(chǎn)生信號BENB，信號BENB接到NMOS管MO的柵極，當BENB為高電平時，偏置電流IB25輸入到高兩位二進制可變增益放大單元中；BENB再經(jīng)過一個反相器產(chǎn)生信號BEN，信號BEN接到NMOS管M4的柵極；輸入數(shù)字控制信號B〈4>，B<3>在送到VGA2的電阻陣列RES2的輸入信號端口 B〈4>和B〈3>中的同事，輸入數(shù)字控制信號B〈4>，B<3>通過一個與非門NAND2X1和一個或非門N0R2X1，分別產(chǎn)生信號SI和S2，信號SI送到PMOS管M17和M81的柵極，信號S2送到PMOS管M13和M80的柵極；高兩位二進制可變增益放大單元中包含一個電阻陣列模塊RES2，電阻陣列模塊RES2的輸入A端口接在PMOS管M21的漏極上，輸出B端口接在PMOS管M74的漏極上，通過調(diào)節(jié)RES2輸入信號B〈4>和B〈3>來控制RES2的阻值大小，進而控制高兩位二進制可變增益放大單元的增益大小。6.根據(jù)權(quán)利要求5所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:所述電阻陣列模塊RES2的輸入數(shù)字控制信號B〈4>，B<3>先通過一個2線-4線編碼器，產(chǎn)生4種狀態(tài)的編碼控制信號SI，S2，S3，S4，通過編碼控制信號SI，S2，S3，S4的開斷來控制輸入端A和輸出端B之間的電阻值大小。7.根據(jù)權(quán)利要求1至3任一所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:所述低三位二進制可變增益放大單元包括反相器INVX2、NMOS管(MO、M4)、PMOS管(M13、M17、M21、M26、M43、M44)與非門 NAND2X1、或非門 N0R2)(1、電阻陣列模塊 RESl ;使能信號EN經(jīng)過反相器INVX2產(chǎn)生信號BENB，信號BENB接到NMOS管MO的柵極，當BENB為高電平時，偏置電流IB25輸入到低三位二進制可變增益放大單元中；信號BENB再經(jīng)過反相器產(chǎn)生信號BEN，信號BEN接到NMOS管M4的柵極；輸入數(shù)字控制信號B〈2>，B〈l>通過一個與非門NAND2X1和一個或非門N0R2X1，分別產(chǎn)生信號SI和S2,信號SI送到PMOS管M17和M44的柵極，信號S2送到PMOS管M13和M43的柵極；所述電阻陣列模塊RESl的輸入A端口接在PMOS管M21的漏極上，輸出B端口接在PMOS管M26的漏極上，通過調(diào)節(jié)RESl輸入數(shù)字控制信號B〈2>，B〈l>，B〈0>就能控制RESl的阻值大小，進而控制低三位二進制可變增益放大單元的增益大小。8.根據(jù)權(quán)利要求7所述的射頻信號收發(fā)機芯片中的可變增益放大器，其特征在于:所述電阻陣列模塊RESl的輸入數(shù)字控制信號B〈2>，B〈1>，B〈0>先通過一個3線-8線編碼器，產(chǎn)生8種狀態(tài)的編碼控制信號SI，S2，S3，S4，S5，S6，S7，S8，通過編碼控制信號SI，S2，S3，S4，S5，S6，S7，S8的開斷控制輸入端A和輸出端B之間的電阻值大小。
【專利摘要】本發(fā)明提供的可變增益放大器能夠應用于大動態(tài)范圍輸入信號的接收機和實現(xiàn)非常精確的增益步長控制，并且其受溫度的影響較小。該射頻信號收發(fā)機芯片中的可變增益放大器包括至少一個低三位二進制可變增益放大單元，至少一個高兩位二進制可變增益放大單元，用于向低三位二進制可變增益放大單元、高兩位二進制可變增益放大單元提供使能信號和相同尾電流的偏置電路；正交兩路信號依次經(jīng)低三位二進制可變增益放大單元和高兩位二進制可變增益放大單元進行可變增益放大后輸出；或正交兩路信號依次經(jīng)高兩位二進制可變增益放大單元和低三位二進制可變增益放大單元進行可變增益放大后輸出。
【IPC分類】H03G3/20
【公開號】CN105048982
【申請?zhí)枴緾N201510487103
【發(fā)明人】黃海生, 陳順舟, 李鑫
【申請人】西安郵電大學
【公開日】2015年11月11日
【申請日】2015年8月10日