應(yīng)用于流水線—逐次逼近模擬數(shù)字轉(zhuǎn)換器的新型兩級結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，具體涉及一種應(yīng)用于流水線一逐次逼近模擬數(shù)字轉(zhuǎn)換器的新型兩級結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著手持電子終端的廣泛運用，現(xiàn)階段對中等分辨率(8_12bit)、中等速度(幾十M)以及低耗的模擬-數(shù)字轉(zhuǎn)換器(ADC)的需求越來越強烈。在所有的ADC結(jié)構(gòu)中，PIPELINE結(jié)構(gòu)以高速度、高精度而被廣泛使用。
[0003]PIPELINEADC主要由余量增益電路(MDAC)、子模數(shù)轉(zhuǎn)換器(SUBADC)組成。MDAC電路中有運用到運放，運放的靜態(tài)功耗很大，增加了整個ADC的功耗，同時PIPELINE的結(jié)構(gòu)特別復(fù)雜。相對比之下逐次逼近(SAR)結(jié)構(gòu)具有結(jié)構(gòu)簡單、面積小、易集成等優(yōu)點，與此同時擁有良好的數(shù)字CMOS工藝兼容性滿足SoC大發(fā)展的趨勢。而且能獲得很大的能耗比。在采用陷阱數(shù)字CMOS工藝下，相同設(shè)計指標(biāo)采用電容型SAR結(jié)構(gòu)的ADC的功耗最低，這也使之在工業(yè)控制系統(tǒng)、無線傳感網(wǎng)絡(luò)節(jié)點及觸摸屏系統(tǒng)中得到廣泛的使用。但是它的精度和速度受限于沒有放大的余量和過多的轉(zhuǎn)換周期。PIPELINE-SAR的組合結(jié)構(gòu)正好集合兩者高速高精度低功耗的優(yōu)點。
[0004]傳統(tǒng)的流水線-逐次逼近模擬數(shù)字轉(zhuǎn)換器結(jié)構(gòu)需要運算放大器作為級間信號進行放大傳輸，受限于運算放大器有限的增益和電容的匹配精度，傳輸?shù)男盘枙泻艽蟮恼`差，運算放大器的使用不僅增加功耗，所需要的建立時間拖慢整個ADC的速度，精度也受很大的影響。

【發(fā)明內(nèi)容】

[0005]為了解決上述技術(shù)問題，本發(fā)明提供了一種應(yīng)用于流水線一逐次逼近模擬數(shù)字轉(zhuǎn)換器的新型兩級結(jié)構(gòu)，
[0006]包括第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器與第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器，所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器包括第一 DAC電容陣列、第一電容底極板電平切換控制器、第一比較器，所述第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器包括第二 DAC電容陣列、第二電容底極板電平切換控制器、第三電容底極板電平切換控制器、第二比較器；
[0007]所述第一 DAC電容陣列為5位精度二進制權(quán)重的電容陣列，所述第二 DAC電容陣列為11位精度二進制權(quán)重的帶冗余位校準(zhǔn)的電容陣列，所述第一 DAC電容陣列、第二 DAC電容陣列同時采樣，采樣的輸入信號以電荷的形式存儲在兩電容陣列的頂極板上，采樣結(jié)束后所述第一比較器在第一比較控制信號的控制下開始依次對所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器的各位進行量化，所述第一電容底極板電平切換控制器、第二電容底極板電平切換控制器分別根據(jù)第一比較器的量化結(jié)果控制第一 DAC電容陣列、第二 DAC電容陣列的高5位的電容陣列底極板的電平切換；
[0008]所述第二比較器在第二比較控制信號的控制下開始第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器低6位的量化過程，所述第三電容底極板電平切換控制器根據(jù)所述第二比較器的量化結(jié)果控制所述第二 DAC電容陣列的低6位電容陣列底極板電平切換。
[0009]較佳地，所述第一電容底極板電平切換控制器、第三電容底極板電平切換控制器通過改進型的MCS算法對電容底極板電平進行控制，所述第二電容底極板電平切換控制器通過改進型的DAS算法對第二電容高5位電容陣列底極板電平進行控制。
[0010]較佳地，所述第一 DAC電容陣列總電容為16C，從最高位到最低位的電容分別為與第一比較器正端與負端連接的4C、2C、C、C ;所述第二DAC電容陣列總電容為512C，從最高位到最低位的電容分別為與第二比較器正端與負端連接的128C、64C、32C、16C、8C、4C、4C、2C、C、C。
[0011]較佳地，所述第二電容底極板電平切換控制器對所述第二 DAC電容陣列底極板電容的電平切換過程為:
[0012]當(dāng)所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果為I時，連接第二比較器正端的高5位電容陣列底極板的切換方向為由Vqi切換到0，連接第二比較器負端的高5位電容陣列底極板的切換方向為Vqi切換到V REF;所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器的第二位/第三位/第四位/第五位量化結(jié)果為I時，連接第二比較器正端與負端的128C/64C/32C/16C電容底極板電平按照第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果決定的切換方向切換；所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器的第二位/第三位/第四位/第五位量化結(jié)果為O時，連接第二比較器兩端的128C/64C/32C/16C電容保持Vcm;
[0013]當(dāng)?shù)谝患壷鸫伪平M數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果為O時，連接第二級比較器正端的高5位電容陣列的切換方向為由Vqi切換到Vref，連接第二級比較器負端的高5位電容陣列的切換方向為VeM切換到O ;所述第一 DAC電容陣列的第二位/第三位/第四位/第五位量化結(jié)果為O時，連接所述第二比較器正端與負端的128C/64C/32C/16C電容底極板電平由Vqi朝著第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果決定的切換方向進行切換；當(dāng)?shù)诙?第三位/第四位/第五位量化結(jié)果為1，連接第二級比較器兩端的128C/64C/32C/16C電容就保持連接VCM;
[0014]第二 DAC電容陣列的8C電容的控制過程為:
[0015]第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器最高位量化結(jié)果為I時，第二比較器正端的SC電容底極板由Vcm切換到0，第二比較器負端的8C電容底極板由Vcm切換到Vref;第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器最高位量化結(jié)果為O時，所述第二比較器正端的SC電容底極板由Vcm切換到Vref，第二級連接比較器負端的8C電容底極板由Vqi切換到O。
[0016]較佳地，所述第一電容底極板電平切換控制器控制所述第一 DAC電容陣列的5位電容底極板的切換過程如下:
[0017]所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位的量化結(jié)果為I時，連接第一比較器正端的4C/2C/次低位C底極板由Vqi切換到0，連接第一比較器負端的4C/2C/次低位C底極板由Vqi切換到V REF;所述第一級逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位的量化結(jié)果為O時，連接第一比較器正端的4C/2C/次低位C電容底極板由Vcm切換到V REF，連接第一比較器負端的4C/2C/次低位C電容底極板由Vqi切換到O ;
[0018]第一 DAC電容陣列的最低位電容C的切換過程具體如下:第一級逐次逼近模擬數(shù)字轉(zhuǎn)換器的第四位量化結(jié)果為I時，連接第一比較器正端的最低位C電容底極板由Vqi切換到O，連接第一比較器負端的最低位C電容底極板保持連接Vqi不變；第一級逐次逼近模擬數(shù)字轉(zhuǎn)換器的第四位量化結(jié)果為O時，連接第一比較器正端的最低位C電容底極板保持連接Vqi不變，連接第一比較器負端的最低位C電容底極板保持由V?切換到O。
[0019]較佳地，所述第三電容底極板電平切換控制器控制所述第二 DAC電容陣列的低6位電容底極板的切換過程如下:
[0020]所述第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位/第四位的量化結(jié)果為I時，連接第二比較器正端的最高位4C/次高位4C/2C/次低位C底極板由Vcm切換到0，連接第二比較器負端的最高位4C/次高位4C/2C/和次低位C底極板由Vqi切換到Vref;所述第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位/第四位的量化結(jié)果為O時，連接第二比較器正端的最高位4C/次高位4C/2C/次低位C電容底極板由Vqi切換到VREF，連接第二比較器負端的最高位4C/次高位4C/2C/次低位C電容底極板由Vqi切換到O ；
[0021]第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器的第五位量化結(jié)果為I時，連接第二比較器正端的最低位C電容底極板由Vqi切換到0，連接第二比較器負端的最低位C電容底極板保持連接V?不變；第二級逐次逼近模擬數(shù)字轉(zhuǎn)換器的第五位量化結(jié)果為O時，連接第二比較器正端的C電容底極板保持連接Vqi不變，連接第二比較器正端的最低位C電容底極板保持由Vcm切換到O。
[0022]本發(fā)明具有以下有益效果:
[0023]本發(fā)明消除了運算放大器的有限帶寬和有限增益對整個電路精度、速度和功耗得限制；同時改進型DAS的開關(guān)策略不需要額外的建立時間，同時減小電容開關(guān)在頻繁切換過程的功耗，本發(fā)明與已經(jīng)存在的MCS算法相比較，總電容縮小一倍，整個電容底極板的電平切換平均功耗降低80.585%。
[0024]當(dāng)然，實施本發(fā)明的任一產(chǎn)品并不一定需要同時達到以上所述的所有優(yōu)點。
【附圖說明】
[0025]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0026]圖1為本發(fā)明提供的應(yīng)用于流水線一逐次逼近模擬數(shù)字轉(zhuǎn)換器的新型兩級結(jié)構(gòu)示意圖；
[0027]圖2第一級逐次逼近模擬數(shù)字轉(zhuǎn)化器和第二級逐次逼近模