擬數(shù)字轉(zhuǎn)化器采樣和量化過(guò)程的邏輯控制過(guò)程示意圖；
[0028]圖3本發(fā)明和現(xiàn)有MCS和Monotonic兩種技術(shù)的量化結(jié)果的電容開(kāi)關(guān)切換能量消耗對(duì)比圖；
[0029]圖4為本發(fā)明實(shí)施例提供的流水線-逐次逼近模擬數(shù)字轉(zhuǎn)換器的仿真結(jié)果截圖。
【具體實(shí)施方式】
[0030]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0031]本發(fā)明實(shí)施例提供了一種應(yīng)用于流水線一逐次逼近模擬數(shù)字轉(zhuǎn)換器的新型兩級(jí)結(jié)構(gòu)，如圖1所示，
[0032]其包括第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器與第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器，所述第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器包括第一 DAC電容陣列、第一電容底極板電平切換控制器、第一比較器，所述第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器包括第二 DAC電容陣列、第二電容底極板電平切換控制器、第三電容底極板電平切換控制器、第二比較器；其中第一 DAC電容陣列即為第一數(shù)字模擬轉(zhuǎn)換器電容陣列，其中DAC全稱為Digital analog converter ο
[0033]所述第一 DAC電容陣列為5位精度二進(jìn)制權(quán)重的電容陣列，所述第二 DAC電容陣列為11位精度二進(jìn)制權(quán)重的帶冗余位校準(zhǔn)的電容陣列，所述第一 DAC電容陣列、第二 DAC電容陣列同時(shí)采樣，采樣的輸入信號(hào)以電荷的形式存儲(chǔ)在兩電容陣列的頂極板上，采樣結(jié)束后所述第一比較器在第一比較控制信號(hào)的控制下開(kāi)始依次對(duì)所述第一 DAC電容陣列的各位進(jìn)行量化，所述第一電容底極板電平切換控制器、第二電容底極板電平切換控制器分別根據(jù)第一 DAC電容陣列的量化結(jié)果控制第一 DAC電容陣列、第二 DAC電容陣列的高5位的電容陣列下極板的電平切換；
[0034]所述第二比較器在第二比較控制信號(hào)的控制下開(kāi)始第二 DAC電容陣列低6位的量化過(guò)程，所述第三電容底極板電平切換控制器根據(jù)第二級(jí)量化結(jié)果控制所述第二 DAC電容陣列的低6位電容陣列底極板電平切換。
[0035]其中所述第一電容底極板電平切換控制器、第三電容底極板電平切換控制器通過(guò)改進(jìn)型的MCS算法對(duì)電容底極板電平進(jìn)行控制，所述第二電容底極板電平切換控制器通過(guò)改進(jìn)型的DAS算法對(duì)第二電容高5位電容陣列底極板電平進(jìn)行控制JCS算法全陳為Mergedcapacitor switching algorithm,即合并電容算法；DAS 算法全稱為 detect-and-skipalgorithm,即檢測(cè)-跳過(guò)算法。
[0036]所述第一 DAC電容陣列總電容為16C，從最高位到最低位的電容分別為與比較器正端與負(fù)端連接的4C、2C、C、C ;所述第二 DAC電容陣列總電容為512C，從最高位到最低位的電容分別為與比較器正端與負(fù)端連接的128C、64C、32C、16C、8C、4C、4C、2C、C、C。
[0037]圖2為第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器和第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器采樣和量化過(guò)程的邏輯控制過(guò)程示意圖，在采樣階段，第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器和第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的電容陣列的底極板連接VeM，B00ST1和B00ST2信號(hào)的下降沿分別是第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器和第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的采樣信號(hào)，B00ST1和B00ST2的下降沿在同一時(shí)刻來(lái)臨，兩級(jí)同時(shí)采樣輸入模擬信號(hào)。保持階段，采樣的輸入信號(hào)以電荷的形式存儲(chǔ)在電容陣列的頂極板上。電荷重分配階段，采樣結(jié)束的同時(shí)，比較器的比較控制信號(hào)CLKDl下降沿來(lái)臨，開(kāi)始第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位的量化過(guò)程。第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的量化結(jié)果經(jīng)由改進(jìn)型的MCS算法控制第一電容陣列底極板的電平切換。在第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的量化的過(guò)程中，第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的高5位電容陣列的電容下極板的切換過(guò)程由第一級(jí)量化結(jié)果控制的改進(jìn)型的DAS算法控制。第二比較器的比較控制信號(hào)CLKD2的下降沿來(lái)臨以后，第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器開(kāi)始低6位的量化過(guò)程，量化結(jié)果經(jīng)由改進(jìn)型的MCS算法控制低6位電容陣列底極板電平切換，持續(xù)到最低位量化過(guò)程的完成。
[0038]其中所述第二電容底極板電平切換控制器對(duì)所述第二 DAC電容陣列底極板電容的電平切換過(guò)程為:
[0039]當(dāng)所述第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果為I時(shí)，連接第二比較器正端的高5位電容陣列底極板的切換方向?yàn)橛蒝qi切換到0，連接第二比較器負(fù)端的高5位電容陣列底極板的切換方向?yàn)閂qi切換到V REF;所述第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的第二位/第三位/第四位/第五位量化結(jié)果為I時(shí)，連接第二比較器正端與負(fù)端的128C/64C/32C/16C電容底極板電平按照第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果決定的切換方向切換；所述第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的第二位/第三位/第四位/第五位量化結(jié)果為O時(shí)，連接第二比較器兩端的128C/64C/32C/16C電容保持Vcm;
[0040]當(dāng)?shù)谝患?jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果為O時(shí)，連接第二級(jí)比較器正端的高5位電容陣列的切換方向?yàn)橛蒝qi切換到Vref，連接第二級(jí)比較器負(fù)端的高5位電容陣列的切換方向?yàn)閂eM切換到O ;所述第一 DAC電容陣列的第二位/第三位/第四位/第五位量化結(jié)果為O時(shí)，連接所述第二比較器正端與負(fù)端的128C/64C/32C/16C電容底極板電平由Vqi朝著第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器的最高位量化結(jié)果決定的切換方向進(jìn)行切換；當(dāng)?shù)诙?第三位/第四位/第五位量化結(jié)果為1，連接第二級(jí)比較器兩端的128C/64C/32C/16C電容就保持連接VCM;
[0041]第二 DAC電容陣列的8C電容的控制過(guò)程為:
[0042]第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器最高位量化結(jié)果為I時(shí)，第二比較器正端的SC電容底極板由Vcm切換到0，第二比較器負(fù)端的8C電容底極板由V CM切換到V REF;第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)化器量化結(jié)果為O時(shí)，所述第二比較器正端的SC電容底極板由Vqi切換到Vref，第二級(jí)連接比較器負(fù)端的8C電容底極板由Vqi切換到O。
[0043]第二 DAC電容陣列高5位電容陣列底極板開(kāi)始切換的具體時(shí)機(jī)為:MSB量化完成的同時(shí)開(kāi)始8C的切換過(guò)程；第二位量化完成的同時(shí)開(kāi)始128C的切換過(guò)程；第三位量化完成的同時(shí)開(kāi)始64C的切換過(guò)程；第四位量化完成的同時(shí)開(kāi)始32C的切換過(guò)程；第五位量化完成的同時(shí)開(kāi)始16C的切換過(guò)程。
[0044]所述第一電容底極板電平切換控制器控制所述第一 DAC電容陣列的5位電容底極板的切換過(guò)程如下:
[0045]所述第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位的量化結(jié)果為I時(shí)，連接第一比較器正端的4C/2C/次低位C底極板由Vqi切換到0，連接第一比較器負(fù)端的4C/2C/次低位C底極板由Vqi切換到V REF;所述第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位的量化結(jié)果為O時(shí)，連接第一比較器正端的4C/2C/次低位C電容底極板由Vcm切換到V REF，連接第一比較器負(fù)端的4C/2C/次低位C電容底極板由Vqi切換到O ;
[0046]第一 DAC電容陣列的最低位電容C的切換過(guò)程具體如下:第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的第四位量化結(jié)果為I時(shí)，連接第一比較器正端的最低位C電容底極板由Vqi切換到0，連接第一比較器負(fù)端的最低位C電容底極板保持連接Vqi不變；第一級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的第四位量化結(jié)果為O時(shí)，連接第一比較器正端的最低位C電容底極板保持連接Vqi不變，連接第一比較器正端的最低位C電容底極板保持由Vqi切換到O。
[0047]所述第三電容底極板電平切換控制器控制所述第二 DAC電容陣列的低6位電容底極板的切換過(guò)程如下:
[0048]所述第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位/第四位的量化結(jié)果為I時(shí)，連接第二比較器正端的最高位4C/次高位4C/2C/次低位C底極板由Vqi切換到0，連接第二比較器負(fù)端的最高位4C/次高位4C/2C/次低位C底極板由Vqi切換到V REF;所述第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的最高位/第二位/第三位/第四位的量化結(jié)果為O時(shí)，連接第二比較器正端的最高位4C/次高位4C/2C/次低位C電容底極板由Vqi切換到VREF，連接第二比較器負(fù)端的最高位4C/次高位4C/2C/次低位C電容底極板由Vqi切換到O ;
[0049]第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的第五位量化結(jié)果為I時(shí)，連接第二比較器正端的最低位C電容底極板由Vqi切換到0，連接第二比較器負(fù)端的最低位C電容底極板保持連接V?不變；第二級(jí)逐次逼近模擬數(shù)字轉(zhuǎn)換器的第五位量化結(jié)果為O時(shí)，連接第二比較器正端的C電容底極板保持連接Vqi不變，連接第二比較器正端的最低位C電容底極板保持由Vcm切換到O。
[0050]本專利提出的基于改進(jìn)型的MCS結(jié)構(gòu)和改進(jìn)型的DAS算法的新型兩級(jí)結(jié)構(gòu)中第二級(jí)逐次逼近模擬數(shù)