一種恒定跨導(dǎo)軌對(duì)軌電壓比較器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種恒定跨導(dǎo)軌對(duì)軌電壓比較器。
【背景技術(shù)】
[0002] 比較器(亦可稱為電壓比較器)是集成電路中的一種。電壓比較器比較兩個(gè)輸入電 壓的大小，并判斷出其中哪一個(gè)電壓高。根據(jù)輸出電壓的準(zhǔn)位，以判斷哪個(gè)輸入電壓大。
[0003] 然而，以目前一般比較器而言，在比較差分輸入電壓時(shí)，可辨識(shí)的輸入共模電壓 (input common mode voltage)的范圍不是軌對(duì)軌(rail-to-rail)，即，其可辨識(shí)的輸入共 模電壓的范圍無(wú)法從接地端GND至操作電壓VDD。如輸入共模電壓偏向于接地端GND，就要用 具有PMOS差分輸入對(duì)的比較器;相反地，如輸入共模電壓偏向于操作電壓VDD，就要用具有 匪OS差分輸入對(duì)的比較器。而一般的軌對(duì)軌電壓比較器沒(méi)有恒定跨導(dǎo)特性，無(wú)法滿足無(wú)線 充電控制芯片對(duì)共模輸入范圍和跨導(dǎo)的特殊要求。

【發(fā)明內(nèi)容】

[0004] 因此，針對(duì)上述的問(wèn)題，本發(fā)明提出一種恒定跨導(dǎo)軌對(duì)軌電壓比較器，該電壓比較 器輸入級(jí)采用匪OS差分輸入對(duì)和PMOS差分輸入對(duì)并聯(lián)結(jié)構(gòu)，可以在GND至電源電壓VDD全電 壓范圍內(nèi)進(jìn)行比較，實(shí)現(xiàn)了共模輸入電壓范圍的最大化，達(dá)到軌對(duì)軌。且本發(fā)明通過(guò)合理設(shè) 計(jì)晶體管(NMOS和PMOS)尺寸，實(shí)現(xiàn)電路共模輸入范圍三個(gè)區(qū)域(僅NMOS差分輸入對(duì)導(dǎo)通、僅 PMOS差分輸入對(duì)導(dǎo)通及NMOS和PMOS差分輸入對(duì)管同時(shí)導(dǎo)通）的跨導(dǎo)一樣大，即在整個(gè)共模 輸入范圍內(nèi)維持跨導(dǎo)恒定。
[0005] 為了解決上述技術(shù)問(wèn)題，本發(fā)明所采用的技術(shù)方案如下：
[0006] -種恒定跨導(dǎo)軌對(duì)軌電壓比較器，包括偏置電路、雙差分輸入電路、有源負(fù)載及輸 出緩沖電路;所述偏置電路、雙差分輸入電路、有源負(fù)載及輸出緩沖電路順次電性連接;所 述偏置電路用于提供偏置電流;所述雙差分輸入電路與有源負(fù)載連接，用于實(shí)現(xiàn)輸入共模 電壓范圍內(nèi)達(dá)到軌對(duì)軌及在整個(gè)共模輸入范圍內(nèi)跨導(dǎo)恒定;所述輸出緩沖電路通過(guò)采用兩 級(jí)反相器電路實(shí)現(xiàn)比較信號(hào)輸出；其中，所述雙差分輸入電路包括NMOS差分輸入對(duì)、PMOS差 分輸入對(duì)、NMOS差分輸入對(duì)對(duì)應(yīng)的電流源、以及PMOS差分輸入對(duì)對(duì)應(yīng)的電流源，NMOS差分輸 入對(duì)和PMOS差分輸入對(duì)并聯(lián)連接。上述描述中，差分輸入是將兩個(gè)輸入端的差值作為信號(hào)， 這兩個(gè)輸入端所對(duì)應(yīng)的晶體管就是差分對(duì)，差分輸入對(duì)一般采用一對(duì)參數(shù)特性一樣的晶體 管作為輸入端，故有NMOS差分(輸入)對(duì)或PMOS差分(輸入）。
[0007] 所述偏置電路包括偏置電流源Ibs、匪OS管MNl、匪OS管MN2以及PMOS管MPl;所述 匪OS管MN 1的漏極接偏置電流源I b S;所述匪OS管MN 1的漏極和柵連;所述匪OS管MNl的源級(jí) 接地;所述NMOS管麗1的柵極與NMOS管麗2的柵極相連;所述NMOS管麗2的柵極與雙差分輸入 電路相連;所述NMOS管MN2的源級(jí)接地;所述NMOS管MN2的漏極與所述PMOS管MPl的漏極相 連;所述PMOS管MPl的源極接電源電壓VDD;所述PMOS管MPl的漏極和柵極相連；
[0008] 所述雙差分輸入電路包括電壓信號(hào)正極輸入端V i np、電壓信號(hào)負(fù)極輸入端V i nn、 PMOS管MP2、PMOS管MP6、PMOS管MP7、PMOS管MP12、NMOS管MN6、NMOS管MN7、NMOS管MNl2、NMOS 管MN3;所述PMOS管MP2的源級(jí)接電源電壓VDD，所述PMOS管MP2的漏級(jí)與所述PMOS管MP7的源 級(jí)、所述PMOS管MP12的源級(jí)以及所述匪OS管麗6的源級(jí)相連;所述PMOS管MP2的柵極與所述 PMOS管MPl的柵極以及所述有源負(fù)載相連，所述PMOS管MP6的柵極與所述NMOS管麗6的柵極 以及所述電壓信號(hào)負(fù)極輸入端Vinn相連，所述PMOS管MP6的漏極與所述有源負(fù)載相連，所述 PMOS管MP6的源級(jí)與所述PMOS管MP12的源級(jí)連接，所述MOS管MP7的柵極與所述NMOS管MN7的 柵極以及所述電壓信號(hào)正極輸入端Vinp相連，所述PMOS管MP7的漏極與所述有源負(fù)載相連， 所述PMOS管MP7的源級(jí)與所述PMOS管MP12的源級(jí)連接，所述PMOS管MP12的柵級(jí)與漏極連接， 所述PMOS管MP12的柵級(jí)與所述NMOS管麗12的柵級(jí)連接，所述PMOS管MP12的漏級(jí)與所述NMOS 管MNl 2的漏級(jí)連接，所述匪OS管MNl 2的柵級(jí)與漏極連接，所述匪OS管MNl 2的源級(jí)與所述 匪OS管MN6的源級(jí)、所述匪OS管MN7的源級(jí)以及所述匪OS管MN3的漏級(jí)連接，所述匪OS管MN6 的柵級(jí)接所述電壓信號(hào)負(fù)極輸入端Vinn，所述NMOS管MN6的漏級(jí)與有源負(fù)載相連，所述NMOS 管MN7的柵級(jí)接所述電壓信號(hào)正極輸入端Vinp，所述NMOS管MN7的漏級(jí)與有源負(fù)載相連，所 述NMOS管MN3的柵極與所述NMOS管MN2的柵極連接，所述NMOS管MN3的源級(jí)接地。
[0009]所述有源負(fù)載包括 PMOS 管 MP3、PMOS 管 MP4、PMOS 管 MP8、PMOS 管 MP9、匪 OS 管 MN4、 NMOS管MN5、NMOS管MN8、NMOS管MN9、偏置電壓Vb s 1及偏置電壓Vb s 2;所述PMOS管MP3的源極 接電源電壓VDD，所述PMOS管MP3的柵極與PMOS管MP2的柵極、PMOS管MP4的柵極以及輸出緩 沖電路連接，所述PMOS管MP3的漏極與所述匪OS管MN6的漏級(jí)以及所述PMOS管MP8的源極連 接，所述PMOS管MP8的柵極連接所述偏置電壓Vb s 1的一端，所述偏置電壓Vbs 1的另一端接 地，所述PMOS管MP8的漏級(jí)與NMOS管麗8的漏級(jí)以及輸出緩沖電路連接，所述NMOS管麗8的柵 極連接所述偏置電壓Vbs2的一端，所述偏置電壓Vbs2的另一端接地，所述NMOS管MN8的源極 與所述PMOS管MP6的漏級(jí)以及所述NMOS管MM的漏級(jí)連接，所述NMOS管麗4的源極接地，所述 NMOS管MM的柵極與所述NMOS管MN5的柵極以及所述NMOS管MN9的漏級(jí)連接，所述NMOS管MN5 的源極接地，所述NMOS管麗5的漏級(jí)與所述PMOS管MP7的漏級(jí)以及所述匪OS管麗9的源極連 接，所述NMOS管麗9的柵極與所述NMOS管麗8的柵級(jí)以及所述偏置電壓Vbs2的一端連接，所 述述NMOS管MN9的漏級(jí)與所述匪OS管MN5的柵極以及所述PMOS管MP9的漏級(jí)連接，所述PMOS 管MP9的柵極與所述PMOS管MP8的柵極以及所述偏置電壓Vbsl的一端連接，所述PMOS管MP9 的源極與所述匪OS管麗7的漏級(jí)以及PMOS管MP4的漏級(jí)連接，所述PMOS管MP4的柵極與所述 NMOS管MN3的柵極、所述PMOS管MP2的柵極以及所述輸出緩沖電路連接，所述PMOS管MP4的源 極接電源電壓VDD。
[0010] 所述輸出緩沖電路包括PMOS管MP5、PM0S管MP10、PM0S管MP11、NM0S管MNlO和匪OS 管MNl 1;所述PMOS管MP5的源極接電源電壓VDD，所述PMOS管MP5的柵極與所述PMOS管MP2的 柵極連接，所述PMOS管MP5的漏級(jí)與所述PMOS管MP10的源極連接，所述PMOS管MP10的柵極與 所述PMOS管MP8的漏級(jí)、所述匪OS管麗8的漏級(jí)以及所述NMOS管麗10的柵極連接，所述匪OS 管麗10的源極接地，所述NMOS管麗10的漏級(jí)與所述PMOS管MP10的漏級(jí)、所述PMOS管MP1的柵 極以及所述匪OS管MNl 1的柵極連接，所述PMOS管MPl 1的源極接電源電壓VDD，所述PMOS管 MP11的漏級(jí)與所述NMOS管麗11的漏級(jí)以及輸出端Vout連接，所述NMOS管麗11的源極接地。
[0011] 所述匪OS管麗3的尺寸是所述NMOS管麗1尺寸的N(N=4~10)倍，所述匪OS管麗1的 尺寸與所述匪OS管麗2的尺寸相等，所述PMOS管MP2的尺寸是所述PMOS管MPl尺寸的N(N = 4 ~IO)倍，所述PMOS管MP6的尺寸與所述PMOS管MP7的尺寸相等，所述匪OS管MN6的尺寸與所 述NMOS管MN7的尺寸相等。
[0012] 本發(fā)明采用上述方案，與現(xiàn)有技術(shù)相比，具有如下有益效果：
[0013] 1、本發(fā)明的輸入級(jí)采用匪OS差分對(duì)和PMOS差分對(duì)并聯(lián)結(jié)構(gòu)，可以在GND至電源電 壓VDD全電壓范圍內(nèi)進(jìn)行比較，實(shí)現(xiàn)了共模輸入電壓范圍的最大化，達(dá)到軌對(duì)軌；
[0014] 2、本發(fā)明通過(guò)合理設(shè)計(jì)晶體管(匪OS和PMOS)尺寸，實(shí)現(xiàn)電路共模輸入范圍三個(gè)區(qū) 域(僅NMOS差分輸入對(duì)導(dǎo)通、僅PMOS差分輸入對(duì)導(dǎo)通及NMOS和PMOS差分輸入對(duì)管同時(shí)導(dǎo)通） 的跨導(dǎo)一樣大，即在整個(gè)共模輸入范圍內(nèi)維持跨導(dǎo)恒定；
[0015] 3、本發(fā)明所采用的技術(shù)方案簡(jiǎn)單，成本低廉，易于大規(guī)模應(yīng)用，具有很好的實(shí)用 性。
【附圖說(shuō)明】
[0016] 圖1為本發(fā)明一種恒定跨導(dǎo)軌對(duì)軌電壓比較器原理結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0017] 現(xiàn)結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)一步說(shuō)明。
[0018] 參見(jiàn)圖1，本發(fā)明的一種恒定跨導(dǎo)軌對(duì)軌電壓比較器，包括偏置電路100、雙差分輸 入電路200、有源負(fù)載300及輸出緩沖電路400;所述偏置電路100與雙差分輸入電路200、有 源負(fù)載300及輸出緩沖