本實(shí)用新型涉及一種12通道RS422數(shù)字信號(hào)光收發(fā)電路。

背景技術(shù)：

在傳統(tǒng)的電子系統(tǒng)中，數(shù)字信號(hào)主要通過電纜進(jìn)行信號(hào)傳輸，這些傳統(tǒng)的傳輸方案信號(hào)傳輸距離短，傳輸速率低，嚴(yán)重限制了電子系統(tǒng)的功能。隨著電子技術(shù)的不斷發(fā)展，現(xiàn)有傳輸方式已經(jīng)不能滿足系統(tǒng)對(duì)于數(shù)據(jù)傳輸?shù)囊蟆?/p>

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的技術(shù)解決問題是：克服現(xiàn)有技術(shù)的不足，提供一種12通道RS422數(shù)字信號(hào)光收發(fā)電路，有效地延長(zhǎng)了數(shù)據(jù)傳輸距離，提高了傳輸速率和系統(tǒng)傳輸容量，從而提高電子系統(tǒng)的性能。

本實(shí)用新型的技術(shù)解決方案是：一種12通道RS422數(shù)字信號(hào)光收發(fā)電路，包括發(fā)送回路接口電路、接收回路接口電路、發(fā)送回路電平轉(zhuǎn)換隔離模塊、接收回路電平轉(zhuǎn)換隔離模塊、FPGA芯片、串并轉(zhuǎn)換芯片、SFP光發(fā)送接收芯片；

發(fā)送回路接口電路和接收回路接口電路均具有12路接收端口和12路輸出端口，發(fā)送回路接口電路的12路接收端口用于接收12路RS422差分信號(hào)，12路輸出端口與發(fā)送回路電平轉(zhuǎn)換隔離模塊連接，發(fā)送回路電平轉(zhuǎn)換隔離模塊與FPGA芯片連接，F(xiàn)PGA芯片同時(shí)與SFP光發(fā)送接收芯片連接；接收回路電平轉(zhuǎn)換隔離模塊與FPGA芯片連接，接收回路接口電路的12路接收端口與接收回路電平轉(zhuǎn)換隔離模塊連接，12路輸出端口用于輸出12路RS422信號(hào)；

發(fā)送回路接口電路將12路并行RS422信號(hào)轉(zhuǎn)換為12路TTL信號(hào)，并輸出給發(fā)送回路電平轉(zhuǎn)換隔離模塊；發(fā)送回路電平轉(zhuǎn)換隔離模塊經(jīng)過電平轉(zhuǎn)換將12路TTL信號(hào)轉(zhuǎn)換為12路LVTTL信號(hào)；FPGA芯片對(duì)12路LVTTL信號(hào)進(jìn)行高速采樣后編碼；串并轉(zhuǎn)換芯片將編碼后的12路并行LVTTL信號(hào)轉(zhuǎn)換為串行電信號(hào)，并輸出給SFP光發(fā)送接收芯片，SFP光發(fā)送接收芯片將串行電信號(hào)調(diào)制為光信號(hào)輸出；

SFP光發(fā)送接收芯片接收外部輸入的光信號(hào)，調(diào)制成電信號(hào)后輸出給串并轉(zhuǎn)換芯片；串并轉(zhuǎn)換芯片將接收的電信號(hào)轉(zhuǎn)換為12路并行信號(hào)，輸出給FPGA芯片；FPGA芯片對(duì)每一路信號(hào)進(jìn)行解碼和采樣，得到12路并行LVTTL信號(hào)輸出給接收回路電平轉(zhuǎn)換隔離模塊；接收回路電平轉(zhuǎn)換隔離模塊經(jīng)過電平轉(zhuǎn)換將12路LVTTL信號(hào)轉(zhuǎn)換為12路TTL信號(hào)；接收回路接口電路將12路TTL信號(hào)轉(zhuǎn)換為12路并行RS422信號(hào)輸出。

所述發(fā)送回路接口電路由三個(gè)DS26LS32MW芯片和三個(gè)電容C9組成，每個(gè)DS26LS32MW芯片的引腳VCC同時(shí)與ISO+5V以及一個(gè)電容C9的一端連接，電容C9的另一端以及每個(gè)DS26LS32MW芯片的引腳GND接ISO_GND，引腳4連接VCC+5V電源，每個(gè)DS26LS32MW芯片的引腳IN_A-和引腳IN_A+、引腳IN_B-和引腳IN_B+、引腳IN_C-和引腳IN_C+、引腳IN_D-和引腳IN_D+分別連接1路RS422差分信號(hào)，每個(gè)DS26LS32MW芯片的引腳OUT_A、引腳OUT_B、引腳OUT_C、引腳OUT_D作為輸出端口與發(fā)送回路電平轉(zhuǎn)換隔離模塊連接，每個(gè)DS26LS32MW芯片的引腳接地。

所述發(fā)送回路電平轉(zhuǎn)換隔離模塊由三個(gè)發(fā)送回路電平轉(zhuǎn)換隔離子模塊組成，每個(gè)發(fā)送回路電平轉(zhuǎn)換隔離子模塊包括ADuM7440芯片U1、極性電容C4、極性電容C8、極性電容C6以及極性電容C12；

ADuM7440芯片U1的引腳VDD1A同時(shí)與ISO+5V以及極性電容C4的正極連接，極性電容C4的負(fù)極與ADuM7440芯片U1的引腳GND1連接，ADuM7440芯片U1的引腳VDD1B同時(shí)與ISO+5V以及極性電容C8的正極連接，極性電容C8的負(fù)極與ADuM7440芯片U1的引腳GND1連接，ADuM7440芯片U1的引腳VDD2A同時(shí)與VCC 3.3V以及極性電容C6的正極連接，極性電容C6的負(fù)極與ADuM7440芯片U1的引腳GND2連接，ADuM7440芯片U1的引腳VDD2B同時(shí)與VCC 3.3V以及極性電容C12的正極連接，極性電容C12的負(fù)極與ADuM7440芯片U1的引腳GND2連接；

ADuM7440芯片U1的引腳VIA、引腳VIB、引腳VIC、引腳VID與一個(gè)DS26LS32MW芯片的四個(gè)輸出端口連接；

ADuM7440芯片U1的引腳VOA、引腳VOB、引腳VOC、引腳VOD與FPGA芯片的四個(gè)輸入管腳連接。

所述串并轉(zhuǎn)換芯片為DS92LV16TVHG芯片，F(xiàn)PGA芯片的12個(gè)發(fā)送輸出管腳與DS92LV16TVHG芯片的引腳DIN0、引腳DIN1、引腳DIN2、引腳DIN3、引腳DIN4、引腳DIN5、引腳DIN6、引腳DIN7、引腳DIN8、引腳DIN9、引腳DIN10、引腳DIN11連接，DS92LV16TVHG芯片的引腳DO+與SFP光發(fā)送接收芯片的引腳TD+連接，DS92LV16TVHG芯片的引腳DO-與SFP光發(fā)送接收芯片的引腳TD-連接，DS92LV16TVHG芯片的引腳RIN+與SFP光發(fā)送接收芯片的引腳RD+連接，DS92LV16TVHG芯片的引腳RIN-與SFP光發(fā)送接收芯片的引腳RD-連接，SFP光發(fā)送接收芯片的引腳VeeT、引腳VeeR接地；

串并轉(zhuǎn)換芯片為DS92LV16TVHG芯片的引腳ROUT0—ROUT11與FPGA芯片的12個(gè)接收輸入管腳連接。

所述接收回路電平轉(zhuǎn)換隔離模塊由三個(gè)接收電平轉(zhuǎn)換隔離子模塊組成，每個(gè)接收電平轉(zhuǎn)換隔離子模塊包括ADuM7440芯片U8、電容C22、電容C23、電容C25以及電容C44；

電容C22連接在ADuM7440芯片U8的引腳VDD1A和引腳GND1之間，電容C25連接在ADuM7440芯片U8的引腳VDD1B和引腳GND1之間，電容C23連接在ADuM7440芯片U8的引腳VDD2A和引腳GND2之間，電容C44連接在ADuM7440芯片U8的引腳VDD2B和引腳GND2之間，ADuM7440芯片U8的引腳VDD1A和引腳VDD1B同時(shí)與VCC 3.3V連接，ADuM7440芯片U8的引腳GND1接地，ADuM7440芯片U8的引腳VDD2A和引腳VDD2B同時(shí)與ISO+5V連接，ADuM7440芯片U8的引腳GND2連接ISO_GND；

ADuM7440芯片U8的引腳VIA、引腳VIB、引腳VIC、引腳VID與FPGA芯片的4個(gè)接收輸出管腳連接。

所述接收回路接口電路包括DS26LS31MW芯片、電阻R38、電阻R43、電阻R50、電阻R54、電阻R43、電阻R47、電阻R55、電阻R59、電阻R67以及電容C24；

DS26LS31MW芯片的引腳A_OUT+連接電阻R38，引腳A_OUT-連接電阻R43，引腳EN通過電阻R67連接ISO+5V，引腳B_OUT-連接電阻R50，引腳B_OUT+連接電阻R54，引腳D_OUT+連接電阻R43，引腳D_OUT+連接電阻R47，引腳C_OUT-連接電阻R55，引腳C_OUT+連接電阻R59，DS26LS31MW芯片的引腳VCC連接ISO+5V，引腳GND接ISO_GND；電容C24連接在DS26LS31MW芯片的引腳VCC和GND之間；

ADuM7440芯片U8的引腳VOA與DS26LS31MW芯片的引腳A_IN連接，ADuM7440芯片U8的引腳VOB與DS26LS31MW芯片的引腳B_IN連接，ADuM7440芯片U8的引腳VOC與DS26LS31MW芯片的引腳C_IN連接，ADuM7440芯片U8的引腳VOD與DS26LS31MW芯片的引腳D_IN連接；

ADuM7440芯片U8的引腳VIA、VIB、VIC、VID與FPGA芯片的四個(gè)輸出管腳連接。

本實(shí)用新型與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)：

(1)本實(shí)用新型可以同時(shí)實(shí)現(xiàn)1路到12路RS422數(shù)字信號(hào)的遠(yuǎn)距離傳輸，解決了傳統(tǒng)電纜傳輸信號(hào)距離短缺點(diǎn)；

(2)本實(shí)用新型12通道RS422數(shù)字信號(hào)傳輸速率可以同時(shí)工作在1Mbps，通過FPGA芯片實(shí)現(xiàn)3bit/4bit編碼解碼，確保每一路數(shù)字信號(hào)傳輸誤碼率小于1×10^-9。

(3)本實(shí)用新型通過應(yīng)用SFP光發(fā)送接收芯片，將多路RS422數(shù)字信號(hào)通過一根光纖進(jìn)行傳輸，便于上位機(jī)軟件進(jìn)行通信，實(shí)現(xiàn)方法靈活快捷，通用性強(qiáng)。

附圖說明

圖1為本實(shí)用新型結(jié)構(gòu)框圖；

圖2為發(fā)送回路接口電路圖；

圖3為發(fā)送回路電平轉(zhuǎn)換隔離模塊電路圖；

圖4為串并轉(zhuǎn)換芯片發(fā)送部分電路圖；

圖5為串并轉(zhuǎn)換芯片接收部分電路圖

圖6為接收回路電平轉(zhuǎn)換隔離模塊電路圖；

圖7為接收回路接口電路圖；

圖8為SFP光發(fā)送接收芯片電路圖。

具體實(shí)施方式

下面對(duì)光收發(fā)電路的具體實(shí)現(xiàn)方法做解釋。

為了克服上述電子系統(tǒng)中的傳輸限制，有效地提高電子系統(tǒng)的性能，有效延長(zhǎng)電子系統(tǒng)中前端設(shè)備與后端設(shè)備之間的距離，本實(shí)用新型在電子系統(tǒng)中增加光收發(fā)電路，使用光纖作為傳輸介質(zhì)，數(shù)字光端機(jī)設(shè)備可以有效地延長(zhǎng)數(shù)據(jù)傳輸距離至幾十公里，有效地提高系統(tǒng)傳輸容量，能夠?qū)崿F(xiàn)多通道RS422數(shù)字信號(hào)的光傳輸功能，從而提高電子系統(tǒng)的性能。實(shí)現(xiàn)方法簡(jiǎn)單快捷，通用性強(qiáng)。

如圖1所示，本實(shí)用新型一種12通道RS422數(shù)字信號(hào)光收發(fā)電路，其特征在于：包括發(fā)送回路接口電路、接收回路接口電路、發(fā)送回路電平轉(zhuǎn)換隔離模塊、接收回路電平轉(zhuǎn)換隔離模塊、FPGA芯片、串并轉(zhuǎn)換芯片、SFP光發(fā)送接收芯片。

發(fā)送回路接口電路和接收回路接口電路均具有12路接收端口和12路輸出端口，發(fā)送回路接口電路的12路接收端口用于接收12路RS422差分信號(hào)，12路輸出端口與發(fā)送回路電平轉(zhuǎn)換隔離模塊連接，發(fā)送回路電平轉(zhuǎn)換隔離模塊與FPGA芯片連接，F(xiàn)PGA芯片同時(shí)與SFP光發(fā)送接收芯片連接；接收回路電平轉(zhuǎn)換隔離模塊與FPGA芯片連接，接收回路接口電路的12路接收端口與接收回路電平轉(zhuǎn)換隔離模塊連接，12路輸出端口用于輸出12路RS422信號(hào)。

光發(fā)送過程中，發(fā)送回路接口電路將12路并行RS422信號(hào)轉(zhuǎn)換為12路TTL信號(hào)，并輸出給發(fā)送回路電平轉(zhuǎn)換隔離模塊；發(fā)送回路電平轉(zhuǎn)換隔離模塊經(jīng)過電平轉(zhuǎn)換將12路TTL信號(hào)轉(zhuǎn)換為12路LVTTL信號(hào)；FPGA芯片對(duì)12路LVTTL信號(hào)高速采樣后，進(jìn)行3BIT/4BIT均衡編碼、FIFO緩存；串并轉(zhuǎn)換芯片將FIFO緩存的12路并行LVTTL信號(hào)轉(zhuǎn)換為串行高速電信號(hào)，并輸出給SFP光發(fā)送接收芯片，SFP光發(fā)送接收芯片將串行高速電信號(hào)調(diào)制為光信號(hào)輸出。

光接收過程中，SFP光發(fā)送接收芯片接收外部輸入的光信號(hào)，調(diào)制成電信號(hào)后輸出給串并轉(zhuǎn)換芯片；串并轉(zhuǎn)換芯片將接收的電信號(hào)轉(zhuǎn)換為12路并行信號(hào)，輸出給FPGA芯片；每一路信號(hào)送入FPGA芯片進(jìn)行緩存、3BIT/4BIT解碼和采樣，得到12路并行LVTTL信號(hào)輸出給接收回路電平轉(zhuǎn)換隔離模塊；接收回路電平轉(zhuǎn)換隔離模塊經(jīng)過電平轉(zhuǎn)換將12路LVTTL信號(hào)轉(zhuǎn)換為12路TTL信號(hào)；接收回路接口電路將12路TTL信號(hào)轉(zhuǎn)換為12路并行RS422信號(hào)輸出。

FPGA高速采集及輸出數(shù)字信號(hào)時(shí)，通過單端IO口更容易實(shí)現(xiàn)，而RS422數(shù)字信號(hào)為差分信號(hào)，因此在數(shù)字信號(hào)輸入時(shí)，需要把差分信號(hào)通過發(fā)送回路接口電路變?yōu)閱味诵盘?hào)；而在數(shù)字信號(hào)輸出時(shí)，需要把單端數(shù)字信號(hào)通過接收回路接口電路變?yōu)椴罘中盘?hào)。

如圖2所示，發(fā)送回路接口電路由三個(gè)DS26LS32MW芯片和三個(gè)電容C9組成，每個(gè)DS26LS32MW芯片的引腳16同時(shí)與ISO+5V以及一個(gè)電容C9的一端連接，電容C9的另一端以及每個(gè)DS26LS32MW芯片的引腳8接ISO_GND，引腳4連接VCC+5V電源，每個(gè)DS26LS32MW芯片的引腳1和引腳2、引腳14和引腳15、引腳6和引腳7、引腳10和引腳9分別連接1路RS422差分信號(hào)，每個(gè)DS26LS32MW芯片的引腳3、引腳13、引腳5、引腳11作為輸出端口與發(fā)送回路電平轉(zhuǎn)換隔離模塊連接，每個(gè)DS26LS32MW芯片的引腳12接地。

FPGA芯片輸入數(shù)字信號(hào)或者輸出數(shù)字信號(hào)電平為3.3V LVTTL電平，而發(fā)送回路接口電路中的電平為5V TTL電平，這就需要電平轉(zhuǎn)換。在電平轉(zhuǎn)換的同時(shí)，通過光耦隔離，實(shí)現(xiàn)電氣隔離，達(dá)到保護(hù)設(shè)備的目的。

如圖3所示，發(fā)送回路電平轉(zhuǎn)換隔離模塊由三個(gè)發(fā)送回路電平轉(zhuǎn)換隔離子模塊組成，每個(gè)發(fā)送回路電平轉(zhuǎn)換隔離子模塊包括ADuM7440芯片U1、極性電容C4、極性電容C8、極性電容C6以及極性電容C12；

ADuM7440芯片U1的引腳1同時(shí)與ISO+5V以及極性電容C4的正極連接，極性電容C4的負(fù)極與ADuM7440芯片U1的引腳2連接，ADuM7440芯片U1的引腳7同時(shí)與ISO+5V以及極性電容C8的正極連接，極性電容C8的負(fù)極與ADuM7440芯片U1的引腳8連接，ADuM7440芯片U1的引腳16同時(shí)與VCC3.3V以及極性電容C6的正極連接，極性電容C6的負(fù)極與ADuM7440芯片U1的引腳15連接，ADuM7440芯片U1的引腳10同時(shí)與VCC 3.3V以及極性電容C12的正極連接，極性電容C12的負(fù)極與ADuM7440芯片U1的引腳9連接；

ADuM7440芯片U1的引腳3、引腳4、引腳5、引腳6與一個(gè)DS26LS32MW芯片的四個(gè)輸出端口連接；

ADuM7440芯片U1的引腳11、引腳12、引腳13、引腳14與FPGA芯片的四個(gè)輸入管腳連接。

在光發(fā)送過程中，由于SFP芯片需要輸入串行高速數(shù)據(jù)，而FPGA采集的是多路并行信號(hào)，因此需要串并轉(zhuǎn)換芯片將并行信號(hào)轉(zhuǎn)成串行信號(hào)，繼而驅(qū)動(dòng)SFP光芯片。在光接收過程中，SFP光芯片輸出串行信號(hào)，需要串并轉(zhuǎn)換芯片將串行信號(hào)轉(zhuǎn)成多路并行信號(hào)，完成每一路信號(hào)的分發(fā)功能。

如圖4和圖5所示，串并轉(zhuǎn)換芯片為DS92LV16TVHG芯片，F(xiàn)PGA芯片的12個(gè)發(fā)送輸出管腳與DS92LV16TVHG芯片的引腳DIN0、引腳DIN1、引腳DIN2、引腳DIN3、引腳DIN4、引腳DIN5、引腳DIN6、引腳DIN7、引腳DIN8、引腳DIN9、引腳DIN10、引腳DIN11連接，DS92LV16TVHG芯片的引腳DO+與SFP光發(fā)送接收芯片的引腳TD+連接，DS92LV16TVHG芯片的引腳DO-與SFP光發(fā)送接收芯片的引腳TD-連接，DS92LV16TVHG芯片的引腳RIN+與SFP光發(fā)送接收芯片的引腳RD+連接，DS92LV16TVHG芯片的引腳RIN-與SFP光發(fā)送接收芯片的引腳RD-連接，SFP光發(fā)送接收芯片的引腳VeeT、引腳VeeR接地；

串并轉(zhuǎn)換芯片為DS92LV16TVHG芯片的引腳ROUT0—ROUT11與FPGA芯片的12個(gè)接收輸入管腳連接。串并轉(zhuǎn)換芯片為DS92LV16TVHG芯片的引腳AGND和PGND接地。

SFP光發(fā)送接收芯片采用華為SFP-GE-LX-SM1310-BIDI實(shí)現(xiàn)，如圖8所示。

如圖6所示，接收回路電平轉(zhuǎn)換隔離模塊由三個(gè)接收電平轉(zhuǎn)換隔離子模塊組成，每個(gè)接收電平轉(zhuǎn)換隔離子模塊包括ADuM7440芯片U8、電容C22、電容C23、電容C25以及電容C44；

電容C22連接在ADuM7440芯片U8的引腳VDD1A和引腳GND1之間，電容C25連接在ADuM7440芯片U8的引腳VDD1B和引腳GND1之間，電容C23連接在ADuM7440芯片U8的引腳VDD2A和引腳GND2之間，電容C44連接在ADuM7440芯片U8的引腳VDD2B和引腳GND2之間，ADuM7440芯片U8的引腳VDD1A和引腳VDD1B同時(shí)與VCC 3.3V連接，ADuM7440芯片U8的引腳GND1接地，ADuM7440芯片U8的引腳VDD2A和引腳VDD2B同時(shí)與ISO+5V連接，ADuM7440芯片U8的引腳GND2連接ISO_GND；

ADuM7440芯片U8的引腳VIA、引腳VIB、引腳VIC、引腳VID與FPGA芯片的4個(gè)接收輸出管腳連接。

如圖7所示，接收回路接口電路包括DS26LS31MW芯片U10、電阻R38、電阻R43、電阻R50、電阻R54、電阻R43、電阻R47、電阻R55、電阻R59、電阻R67以及電容C24；

DS26LS31MW芯片的引腳A_OUT+連接電阻R38，引腳A_OUT-連接電阻R43，引腳EN通過電阻R67連接ISO+5V，引腳B_OUT-連接電阻R50，引腳B_OUT+連接電阻R54，引腳D_OUT+連接電阻R43，引腳D_OUT+連接電阻R47，引腳C_OUT-連接電阻R55，引腳C_OUT+連接電阻R59，DS26LS31MW芯片的引腳VCC連接ISO+5V，引腳GND接ISO_GND；電容C24連接在DS26LS31MW芯片的引腳VCC和GND之間。

ADuM7440芯片U8的引腳VOA與DS26LS31MW芯片的引腳A_IN連接，ADuM7440芯片U8的引腳VOB與DS26LS31MW芯片的引腳B_IN連接，ADuM7440芯片U8的引腳VOC與DS26LS31MW芯片的引腳C_IN連接，ADuM7440芯片U8的引腳VOD與DS26LS31MW芯片的引腳D_IN連接。

ADuM7440芯片U8的引腳VIA、VIB、VIC、VID與FPGA芯片的四個(gè)輸出管腳連接。

根據(jù)香農(nóng)采樣定理，F(xiàn)PGA芯片高速采樣或輸出時(shí)，采集頻率必須大于信號(hào)最高速率的2倍以上，才能無損的還原出信號(hào)。FPGA芯片將數(shù)據(jù)緩存到FIFO中，通過3bit/4bit編碼及解碼，可以保證數(shù)據(jù)無誤碼的進(jìn)行傳輸。

光發(fā)送部分與光接收部分通過光纖進(jìn)行連接。FPGA芯片和串并轉(zhuǎn)換芯片之間通過16位并行數(shù)據(jù)總線連接，并行數(shù)據(jù)時(shí)鐘為400MHz，串并轉(zhuǎn)換芯片和SFP光發(fā)送接收芯片之間的數(shù)據(jù)傳輸速率為640Mbps。

本實(shí)用新型說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域技術(shù)人員的公知技術(shù)。