技術特征：

1.一種12通道RS422數(shù)字信號光收發(fā)電路，其特征在于：包括發(fā)送回路接口電路、接收回路接口電路、發(fā)送回路電平轉換隔離模塊、接收回路電平轉換隔離模塊、FPGA芯片、串并轉換芯片、SFP光發(fā)送接收芯片；

發(fā)送回路接口電路和接收回路接口電路均具有12路接收端口和12路輸出端口，發(fā)送回路接口電路的12路接收端口用于接收12路RS422差分信號，12路輸出端口與發(fā)送回路電平轉換隔離模塊連接，發(fā)送回路電平轉換隔離模塊與FPGA芯片連接，F(xiàn)PGA芯片同時與SFP光發(fā)送接收芯片連接；接收回路電平轉換隔離模塊與FPGA芯片連接，接收回路接口電路的12路接收端口與接收回路電平轉換隔離模塊連接，12路輸出端口用于輸出12路RS422信號；

發(fā)送回路接口電路將12路并行RS422信號轉換為12路TTL信號，并輸出給發(fā)送回路電平轉換隔離模塊；發(fā)送回路電平轉換隔離模塊經(jīng)過電平轉換將12路TTL信號轉換為12路LVTTL信號；FPGA芯片對12路LVTTL信號進行高速采樣后編碼；串并轉換芯片將編碼后的12路并行LVTTL信號轉換為串行電信號，并輸出給SFP光發(fā)送接收芯片，SFP光發(fā)送接收芯片將串行電信號調(diào)制為光信號輸出；

SFP光發(fā)送接收芯片接收外部輸入的光信號，調(diào)制成電信號后輸出給串并轉換芯片；串并轉換芯片將接收的電信號轉換為12路并行信號，輸出給FPGA芯片；FPGA芯片對每一路信號進行解碼和采樣，得到12路并行LVTTL信號輸出給接收回路電平轉換隔離模塊；接收回路電平轉換隔離模塊經(jīng)過電平轉換將12路LVTTL信號轉換為12路TTL信號；接收回路接口電路將12路TTL信號轉換為12路并行RS422信號輸出。

2.根據(jù)權利要求1所述的一種12通道RS422數(shù)字信號光收發(fā)電路，其特征在于：所述發(fā)送回路接口電路由三個DS26LS32MW芯片和三個電容C9組成，每個DS26LS32MW芯片的引腳VCC同時與ISO+5V以及一個電容C9的一端連接，電容C9的另一端以及每個DS26LS32MW芯片的引腳GND接ISO_GND，引腳4連接VCC+5V電源，每個DS26LS32MW芯片的引腳IN_A-和引腳IN_A+、引腳IN_B-和引腳IN_B+、引腳IN_C-和引腳IN_C+、引腳IN_D-和引腳IN_D+分別連接1路RS422差分信號，每個DS26LS32MW芯片的引腳OUT_A、引腳OUT_B、引腳OUT_C、引腳OUT_D作為輸出端口與發(fā)送回路電平轉換隔離模塊連接，每個DS26LS32MW芯片的引腳接地。

3.根據(jù)權利要求2所述的一種12通道RS422數(shù)字信號光收發(fā)電路，其特征在于：所述發(fā)送回路電平轉換隔離模塊由三個發(fā)送回路電平轉換隔離子模塊組成，每個發(fā)送回路電平轉換隔離子模塊包括ADuM7440芯片U1、極性電容C4、極性電容C8、極性電容C6以及極性電容C12；

ADuM7440芯片U1的引腳VDD1A同時與ISO+5V以及極性電容C4的正極連接，極性電容C4的負極與ADuM7440芯片U1的引腳GND1連接，ADuM7440芯片U1的引腳VDD1B同時與ISO+5V以及極性電容C8的正極連接，極性電容C8的負極與ADuM7440芯片U1的引腳GND1連接，ADuM7440芯片U1的引腳VDD2A同時與VCC 3.3V以及極性電容C6的正極連接，極性電容C6的負極與ADuM7440芯片U1的引腳GND2連接，ADuM7440芯片U1的引腳VDD2B同時與VCC 3.3V以及極性電容C12的正極連接，極性電容C12的負極與ADuM7440芯片U1的引腳GND2連接；

ADuM7440芯片U1的引腳VIA、引腳VIB、引腳VIC、引腳VID與一個DS26LS32MW芯片的四個輸出端口連接；

ADuM7440芯片U1的引腳VOA、引腳VOB、引腳VOC、引腳VOD與FPGA芯片的四個輸入管腳連接。

4.根據(jù)權利要求3所述的一種12通道RS422數(shù)字信號光收發(fā)電路，其特征在于：所述串并轉換芯片為DS92LV16TVHG芯片，F(xiàn)PGA芯片的12個發(fā)送輸出管腳與DS92LV16TVHG芯片的引腳DIN0、引腳DIN1、引腳DIN2、引腳DIN3、引腳DIN4、引腳DIN5、引腳DIN6、引腳DIN7、引腳DIN8、引腳DIN9、引腳DIN10、引腳DIN11連接，DS92LV16TVHG芯片的引腳DO+與SFP光發(fā)送接收芯片的引腳TD+連接，DS92LV16TVHG芯片的引腳DO-與SFP光發(fā)送接收芯片的引腳TD-連接，DS92LV16TVHG芯片的引腳RIN+與SFP光發(fā)送接收芯片的引腳RD+連接，DS92LV16TVHG芯片的引腳RIN-與SFP光發(fā)送接收芯片的引腳RD-連接，SFP光發(fā)送接收芯片的引腳VeeT、引腳VeeR接地；

串并轉換芯片為DS92LV16TVHG芯片的引腳ROUT0—ROUT11與FPGA芯片的12個接收輸入管腳連接。

5.根據(jù)權利要求4所述的一種12通道RS422數(shù)字信號光收發(fā)電路，其特征在于：所述接收回路電平轉換隔離模塊由三個接收電平轉換隔離子模塊組成，每個接收電平轉換隔離子模塊包括ADuM7440芯片U8、電容C22、電容C23、電容C25以及電容C44；

電容C22連接在ADuM7440芯片U8的引腳VDD1A和引腳GND1之間，電容C25連接在ADuM7440芯片U8的引腳VDD1B和引腳GND1之間，電容C23連接在ADuM7440芯片U8的引腳VDD2A和引腳GND2之間，電容C44連接在ADuM7440芯片U8的引腳VDD2B和引腳GND2之間，ADuM7440芯片U8的引腳VDD1A和引腳VDD1B同時與VCC 3.3V連接，ADuM7440芯片U8的引腳GND1接地，ADuM7440芯片U8的引腳VDD2A和引腳VDD2B同時與ISO+5V連接，ADuM7440芯片U8的引腳GND2連接ISO_GND；

ADuM7440芯片U8的引腳VIA、引腳VIB、引腳VIC、引腳VID與FPGA芯片的4個接收輸出管腳連接。

6.根據(jù)權利要求4所述的一種12通道RS422數(shù)字信號光收發(fā)電路，其特征在于：所述接收回路接口電路包括DS26LS31MW芯片、電阻R38、電阻R43、電阻R50、電阻R54、電阻R43、電阻R47、電阻R55、電阻R59、電阻R67以及電容C24；

DS26LS31MW芯片的引腳A_OUT+連接電阻R38，引腳A_OUT-連接電阻R43，引腳EN通過電阻R67連接ISO+5V，引腳B_OUT-連接電阻R50，引腳B_OUT+連接電阻R54，引腳D_OUT+連接電阻R43，引腳D_OUT+連接電阻R47，引腳C_OUT-連接電阻R55，引腳C_OUT+連接電阻R59，DS26LS31MW芯片的引腳VCC連接ISO+5V，引腳GND接ISO_GND；電容C24連接在DS26LS31MW芯片的引腳VCC和GND之間；

ADuM7440芯片U8的引腳VOA與DS26LS31MW芯片的引腳A_IN連接，ADuM7440芯片U8的引腳VOB與DS26LS31MW芯片的引腳B_IN連接，ADuM7440芯片U8的引腳VOC與DS26LS31MW芯片的引腳C_IN連接，ADuM7440芯片U8的引腳VOD與DS26LS31MW芯片的引腳D_IN連接；

ADuM7440芯片U8的引腳VIA、VIB、VIC、VID與FPGA芯片的四個輸出管腳連接。