高帶寬芯片間通信接口方法和系統(tǒng)的制作方法
【專利說(shuō)明】高帶寬芯片間通信接口方法和系統(tǒng)
[0001] 相關(guān)申請(qǐng)的奪叉引用
[0002] 本申請(qǐng)要求申請(qǐng)?zhí)枮?1/763,403,申請(qǐng)日為2013年2月11日的美國(guó)臨時(shí)申請(qǐng)的 優(yōu)先權(quán)，并通過(guò)引用將其內(nèi)容整體并入本文。
[0003] 以下參考文獻(xiàn)通過(guò)引用整體并入本文，以供所有目的之用。
[0004][0005][0006] 申請(qǐng)?zhí)枮?3/030,027,申請(qǐng)日為2011年2月17日，發(fā)明人為Harm Cronie，Amin Shokrollahi以及Armin Tajalli，名稱為《利用稀疏信令碼進(jìn)行抗噪聲干擾、高引腳利用 率、低功耗通訊的方法和系統(tǒng)》的美國(guó)專利申請(qǐng)（下稱"Cronie III"）；
[0007] 臨時(shí)申請(qǐng)?zhí)枮?1/753,870,申請(qǐng)日為2013年1月17日以及非臨時(shí)申請(qǐng)?zhí)枮?14/158,452,申請(qǐng)日為 2014年 1 月 17 日，發(fā)明人為 John Fox，Brian Holden，Peter Hunt， John D Keay，Amin ShokrolIahi，Richard Simpson，Anant Singh, Andrew Kevin John Stewart和Giuseppe Surace，名稱為《低同步開(kāi)關(guān)噪聲芯片間通信方法和系統(tǒng)》的美國(guó)專 利申請(qǐng)（下稱"Fox I"）。
【背景技術(shù)】
[0008] 在通信系統(tǒng)中，信息可從某一物理位置傳輸至另一物理位置。并且對(duì)于此類信息 傳輸，人們一般要求其可靠、快速、且消耗的資源最少。串行通信鏈路為最常見(jiàn)的信息傳輸 手段之一，其可為基于以地面或其他常見(jiàn)參照物為相對(duì)參照的單線電路，也可為基于以地 面或其他常見(jiàn)參照物為相對(duì)參照的多個(gè)此類電路，還可為基于相互間互為相對(duì)參照的多個(gè) 電路。
[0009] 上述后者的一例中使用差分信令（DS)。差分信令的工作原理為，在一條線路上發(fā) 送一個(gè)信號(hào)，而且在該線路的配對(duì)線路上發(fā)送上述信號(hào)的相反信號(hào)。其中，信號(hào)信息由此 兩條線路之間的差值，而非其相對(duì)于地面或其它固定參照物的絕對(duì)值表示。相較于單端信 令（SES)，差分信令可抵消串?dāng)_和其它共模噪聲，從而增強(qiáng)原始信號(hào)在接收端的恢復(fù)能力。 現(xiàn)有的多種信令方法可在保持差分信令的有益性能的同時(shí)，實(shí)現(xiàn)優(yōu)于差分信令的引腳利用 率。許多此類方法的工作原理在于，同時(shí)使用多于兩條線路，在每條線路上均使用二進(jìn)制信 號(hào)，且將信息映射為多組比特。
[0010]向量信令是一種信息發(fā)送方法。通過(guò)向量信令，多條線路中的多個(gè)信號(hào)在保持每 個(gè)信號(hào)的獨(dú)立性的同時(shí)可視為一個(gè)整體。其中，上述整體信號(hào)中的每一個(gè)均稱為分量，所述 多條線路的數(shù)量稱為向量的"維數(shù)"。然而，在一些實(shí)施方式中，與差分信令對(duì)的情況一樣， 某一線路中的信號(hào)完全取決于另一線路中的信號(hào)。因此，在某些情況下，所述向量維數(shù)指的 是多條線路中信號(hào)的自由度的數(shù)量，而非所述多條線路的數(shù)量。
[0011] 在二進(jìn)制向量信令中，每一分量具有坐標(biāo)值（或簡(jiǎn)稱"坐標(biāo)"），該坐標(biāo)值為兩個(gè)可 能取值當(dāng)中的一個(gè)。舉例而言，可將8條單端信號(hào)線視為一個(gè)整體，其中，每個(gè)分量/線路 的取值為信號(hào)周期兩值中的一值。那么該二進(jìn)制向量信令的一個(gè)"碼字"即對(duì)應(yīng)所述整體 分量/線路組的其中一個(gè)可能狀態(tài)。對(duì)于一個(gè)給定的向量信令編碼方案，有效可取碼字的 集合稱為"向量信令碼"或"向量信令碼集"。"二進(jìn)制向量信令碼"即為將信息比特映射至 二進(jìn)制向量的一種映射方法和/或一組規(guī)則。
[0012] 在非二進(jìn)制向量信令中，每個(gè)分量的坐標(biāo)值選取自由多于兩個(gè)的可能取值組成的 組。"非二進(jìn)制向量信令碼"則指將信息比特映射至非二進(jìn)制向量的一種映射方法和/或一 組規(guī)則。
[0013] Cronie I，Cronie II，Cronie III和Fox I中均描述了向量信令方法的實(shí)施例。

【發(fā)明內(nèi)容】

[0014] 在至少一種實(shí)施方式中，本發(fā)明提供在物理信道中發(fā)送數(shù)據(jù)的方法和裝置，該方 法和裝置可提供以低功耗實(shí)現(xiàn)高總帶寬的高速低延遲接口，從而實(shí)現(xiàn)多芯片系統(tǒng)中各集成 電路芯片的互連。在一些實(shí)施例中，可使用不同的電壓、電流等電平實(shí)現(xiàn)信令，而且還可使 用兩個(gè)以上的電平，例如，每線信號(hào)采用三個(gè)值的三進(jìn)制矢量信令碼。
[0015] 此《
【發(fā)明內(nèi)容】
》部分為以下《【具體實(shí)施方式】》中所描述概念的選擇性簡(jiǎn)述，此《發(fā)明 內(nèi)容》部分的目的并不在于指出權(quán)利要求所述技術(shù)方案的關(guān)鍵或必要技術(shù)特征，也不在于 輔助確定權(quán)利要求的范圍。通過(guò)查閱以下《【具體實(shí)施方式】》的內(nèi)容以及附圖，本領(lǐng)域技術(shù)人 員可清楚了解本發(fā)明的其他目的和/或優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0016] 以下，通過(guò)參考附圖，描述本發(fā)明的各個(gè)實(shí)施例。其中，本文及附圖中通篇以相同 的數(shù)字標(biāo)注類似元件或構(gòu)件。
[0017] 圖1為本發(fā)明至少一種實(shí)施方式中由發(fā)射裝置、互連結(jié)構(gòu)及接收裝置組成的例示 系統(tǒng)框圖。
[0018] 圖2為本發(fā)明至少一種實(shí)施方式中雙向芯片接口框圖。
[0019] 圖3為在本發(fā)明至少一種實(shí)施方式中三進(jìn)制驅(qū)動(dòng)電路示意圖。
[0020] 圖4和圖4A為本發(fā)明的至少一種實(shí)施方式中線路接收器電路示意圖。
[0021] 圖5為本發(fā)明至少一種實(shí)施方式中由5b6w_RS編碼的系統(tǒng)的眼圖。
[0022] 圖6為本發(fā)明至少一種實(shí)施方式中5b6w編碼器示意圖。
[0023] 圖7為本發(fā)明至少一種實(shí)施方式中5b6w解碼器示意圖。
[0024] 圖8B為本發(fā)明的至少一種實(shí)施方式中使用TLT(4, 1)-RS編碼的系統(tǒng)框圖。作為 比較，圖8A為現(xiàn)有多線接口框圖。
[0025] 圖9A和9B為本發(fā)明至少一種實(shí)施方式中三進(jìn)制低擺幅驅(qū)動(dòng)器和三進(jìn)制線路接收 器電路示意圖。
[0026] 圖10為本發(fā)明至少一種實(shí)施方式中通過(guò)硅中介層互連的集成電路裝置示意圖。
【具體實(shí)施方式】
[0027] 雖然將多個(gè)完整系統(tǒng)集成至單一集成電路的技術(shù)能力在不斷提高，但是多芯片系 統(tǒng)及子系統(tǒng)仍保留著其顯著的技術(shù)優(yōu)勢(shì)。將一個(gè)大的系統(tǒng)分割為多個(gè)芯片級(jí)元件，可允許 每個(gè)芯片由其自身的最優(yōu)化工藝制造，從而獲得更高的電壓容差、更小的漏電率、更高的晶 體管增益等優(yōu)化性能。同時(shí)，較小芯片的良品率較高，因此可降低系統(tǒng)成本。此外，少數(shù)此 類最優(yōu)化芯片可以以多種方式組合，從而形成多種集成系統(tǒng)，其中，各個(gè)芯片可獨(dú)立修改， 而且還允許在系統(tǒng)集成時(shí)添加客戶專用功能。
[0028] 上述分割的一大難點(diǎn)在于如何找出子系統(tǒng)間的既能以所期望的方式分割各實(shí)施 功能又能實(shí)現(xiàn)良好定義的可實(shí)施界面的分界點(diǎn)。傳統(tǒng)工藝中，將需要高帶寬和/或低延遲 的互連功能的分割方式排除在外。這是因?yàn)?，此類分割方式?duì)應(yīng)于復(fù)雜的物理接口，該接口 需使用成百上千個(gè)不同的引腳和導(dǎo)線，而且需使用可造成高功耗的I/O驅(qū)動(dòng)器和接收器。
[0029] 現(xiàn)今已有多種解決方案可緩解此類制約因素。倒裝芯片或穿通芯片的互連結(jié)構(gòu)所 使用的微球連接方式允許在每個(gè)芯片上形成成百上千個(gè)連接點(diǎn)。硅中介層等芯片載體可在 每毫米尺寸上提供數(shù)百個(gè)具有嚴(yán)格控制的信號(hào)路徑布線以及毫米級(jí)芯片間通信距離上穩(wěn) 定的傳輸線路特性的信號(hào)線路。因此，一旦上述接口的功耗、復(fù)雜性以及其他在電路實(shí)施上 的問(wèn)題得到解決，則可實(shí)現(xiàn)可支持高帶寬芯片間連接的物理基礎(chǔ)結(jié)構(gòu)。
[0030] 出于說(shuō)明而非限制目的，假設(shè)此處描述的本發(fā)明至少一些方面的例示性實(shí)施方式 的系統(tǒng)環(huán)境具有：
[0031] ?連接至少兩個(gè)集成電路（IC)芯片的至少一個(gè)通信接口，其中，所述芯片至少形 成一個(gè)發(fā)射器和一個(gè)接收器，在一些實(shí)施例中，所述通信接口由具有100條或更少線路的 互連結(jié)構(gòu)所支持；
[0032] ?至少連接所述兩IC芯片的硅中介層器件，其中，所述硅中介層器件使用微凸點(diǎn) 或微球陣列連接體，所述連接體具有約為100線/_的布線密度以及可控阻抗、可控偏移 (controlled-scew)、毫米級(jí)的器件間信號(hào)路徑；
[0033] ?至少約500GB/秒的上述通信接口總帶寬；
[0034] ?在如通用40納米集成電路工藝的中等水平工藝技術(shù)節(jié)點(diǎn)中，小于約250毫瓦的 所述通信接口發(fā)射器及接收器工作狀態(tài)下的總功耗。
[0035] 圖10為本發(fā)明在上述系統(tǒng)環(huán)境中至少一種實(shí)施方式下連接至少兩個(gè)集成電路芯 片的例示硅中介層的示意圖。硅中介層101包括用于連接至硅芯片1 1002和硅芯片2 1004 的微凸點(diǎn)1006。硅中介層1010可包括用于連接至與封裝襯底1014相連接的倒裝芯片凸點(diǎn) 1012的硅通孔（TSV)。
[0036] 應(yīng)該注意的是，對(duì)于阻抗匹配式"傳輸線路"方案和高阻抗非端接總線方案而言， 都存在著合適的帶寬、引腳數(shù)及通信距離的組合。如下文所述，本發(fā)明的至少一種實(shí)施方式 采用低擺幅電流模式邏輯引腳驅(qū)動(dòng)器和與發(fā)射器和接收器均端接的互連線。同樣如下文所 述，本發(fā)明的至少一種實(shí)施方式采用CMOS式引腳驅(qū)動(dòng)器和高阻抗非端接互連線。
[0037] 不失一般性而言，此處將器件間的物理接口描述為集成電路器件之間的點(diǎn)對(duì)點(diǎn)接 線連接，而且可選地包括多個(gè)器件的多分支總線互連。在一種實(shí)施方式中，采用硅中介層實(shí) 現(xiàn)芯片間連接。在另一種實(shí)施方式中，采用高密度低阻抗印刷電路板實(shí)現(xiàn)芯片間連接。
[0038] 其他實(shí)施方式采用具有通孔鍵合或倒裝芯片鍵合的芯片間直接連接方式。另外其 他的實(shí)施方式可采用不同的信令電平、連接拓?fù)浣Y(jié)構(gòu)、端接方式，和/或其他物理接口，包 括光學(xué)式、電感式、電容式或電氣式互連。類似地，雖然為了描述的清晰性，只給出了從發(fā)射 器至接收器的單向通信的實(shí)施例，但使用組合發(fā)射器-接收器的實(shí)施方式以及使用雙向通 信的實(shí)施方式同樣屬于本發(fā)明的范圍之內(nèi)。
[0039] igji
[0040] 出于描述而非限制目的，除非另有說(shuō)明，還假設(shè)本發(fā)明的至少一些方面的例示實(shí) 施方式進(jìn)一步具有如下特征：
[0041] ?技術(shù)：臺(tái)積電通用40納米工藝（TSMC 40GP)或同等中等水平工藝
[0042] · Vdd = 0. 9V
[