一種頻綜及接收組件的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本實(shí)用新型設(shè)及一種微波電子技術(shù)，特別是一種頻綜及接收組件。
【背景技術(shù)】
[0002]各種軍用和民用的雷達(dá)、電子對抗、偵察、導(dǎo)航、通信、預(yù)警、監(jiān)視系統(tǒng)都需要對空 間回波信號、直達(dá)信號進(jìn)行接收和解調(diào)，將信號還原為能直接用于測量、計(jì)算的基帶信號。 接收與頻綜系統(tǒng)作為為各種軍用或民用裝備的直接組成部分，能在系統(tǒng)中完成如下主要功 能：（1)產(chǎn)生高穩(wěn)定、低相噪的參考信號，為裝備所有電子系統(tǒng)提供可靠的相參基準(zhǔn)信號；
[2] 產(chǎn)生任意波形的基帶信號，為雷達(dá)、通信、導(dǎo)航、預(yù)警、監(jiān)視等系統(tǒng)提供任意波形發(fā)射輸 出；（3)產(chǎn)生捷變、低相噪本振信號，提高軍用裝備的抗干擾能力、戰(zhàn)場生存能力和作戰(zhàn)效 能；（4)完成各種電磁波信號的低噪聲接收、信號選擇、信號變頻、信號解調(diào)，輸出數(shù)字或模 擬的中頻信號或基帶信號。
[0003] 任何通過測量空間電磁波信號來實(shí)現(xiàn)信號偵察、測量、定位、通信等功能的電子設(shè) 備系統(tǒng)都需要使用接收與頻綜系統(tǒng)。其中接收設(shè)備能實(shí)現(xiàn)信號的放大、選擇、變頻和解調(diào)。 頻綜設(shè)備用于產(chǎn)生對外福射的基帶波形信號、產(chǎn)生信號上下變頻的本振信號、產(chǎn)生系統(tǒng)工 作必需要的相參基準(zhǔn)時鐘信號。接收與頻綜設(shè)備是現(xiàn)代民用和軍用偵察、監(jiān)視、預(yù)警、定位、 成像、電磁對抗、導(dǎo)航和通信設(shè)備中直接組成部分和最重要的功能設(shè)備。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種頻綜及接收組件，包括晶體振蕩器、晶振信號分配電路、本振信號 產(chǎn)生及分配電路、微波基準(zhǔn)信號電路、基帶信號產(chǎn)生電路、發(fā)射激勵信號產(chǎn)生電路W及兩個 接收通道電路。
[0005] 所述晶體振蕩器產(chǎn)生晶振信號;所述晶振信號分配電路通過功分、濾波，將晶體振 蕩器的輸出信號分配給本振信號產(chǎn)生及分配電路和基帶信號產(chǎn)生電路，并產(chǎn)生DDS時鐘參 考信號、FPGA時鐘信號、基準(zhǔn)陣元參考信號分配給微波基準(zhǔn)信號電路，W及生成兩路相參時 鐘信號;所述本振信號產(chǎn)生及分配電路根據(jù)晶振信號分配電路分配的信號，通過模擬鎖相 方式產(chǎn)生本振信號，功分給兩路接收通道電路和發(fā)射激勵信號產(chǎn)生電路;所述微波基準(zhǔn)信 號電路生成小步進(jìn)跳頻信號;所述基帶信號產(chǎn)生電路接受晶振信號分配電路分配的晶振信 號，通過鎖相源產(chǎn)生時鐘信號提供給基帶板，由FPGA根據(jù)內(nèi)部存儲的數(shù)據(jù)信息控制高速DA 轉(zhuǎn)換忍片，產(chǎn)生基帶信號傳輸至發(fā)射激勵信號產(chǎn)生電路;所述發(fā)射激勵信號產(chǎn)生電路經(jīng)過 一次上變頻生成激勵信號;所述接收通道經(jīng)過一次變頻產(chǎn)生中頻輸出信號。
[0006] 采用上述組件，所述晶振信號分配電路包括:將晶振信號功分為3路的前功分器， 前功分器輸出的一路功分信號依次經(jīng)n型衰減器、放大器后經(jīng)一功分器分為兩路，兩路信號 分別經(jīng)低通濾波器后輸出兩路相參時鐘信號，前功分器輸出的第二路信號經(jīng)低通濾波器后 輸出FPGA時鐘信號，前功分器輸出的第S路信號經(jīng)一放大器后經(jīng)一功分器功分為4路，每一 路信號經(jīng)低通濾波器后分別輸出至本振信號產(chǎn)生及分配電路、基帶信號產(chǎn)生電路和微波基 準(zhǔn)信號電路，W及產(chǎn)生DDS時鐘參考信號。
[0007] 采用上述組件，所述本振信號產(chǎn)生及分配電路包括依次連接的鎖相環(huán)、放大器和 功分器;所述鎖相環(huán)與晶振信號分配電路連接;所述功分放大器分出的=路信號經(jīng)低通濾 波器后分別傳輸至兩路接收通道電路和發(fā)射激勵信號產(chǎn)生電路。
[0008] 采用上述組件，所述基帶信號產(chǎn)生電路包括依次連接的鎖相環(huán)、初級低通濾波器、 n型衰減器基帶板、次級低通濾波器;所述鎖相環(huán)接晶振信號分配電路，所述次級低通濾波 器發(fā)送基帶信號。
[0009] 采用上述組件，所述微波基準(zhǔn)信號電路包括S路通道，分別接收DDS時鐘參考信 號、FPGA時鐘信號、基準(zhǔn)陣元參考信號，具體連接方式為:第一鎖相環(huán)接收孤S時鐘參考信號 后，信號依次經(jīng)過孤S忍片、第一帶通濾波器，控制電路接FPGA時鐘信號控制DDS忍片，第二 鎖相環(huán)接收基準(zhǔn)陣元參考信號后，依次經(jīng)過第二帶通濾波器、一級放大器、混頻器、第=帶 通濾波器、二級放大器、=級放大器和第四帶通濾波器;所述混頻器的第二輸入信號為第一 帶通濾波器輸出信號;所述第四帶通濾波器輸出基準(zhǔn)信號。
[0010] 采用上述組件，所述發(fā)射激勵信號產(chǎn)生電路包括混頻器對基帶信號和本振信號進(jìn) 行混頻，具體連接方式為:本振信號依次經(jīng)過濾波器、放大器后作為混頻器的一路輸入信 號，基帶信號依次經(jīng)過濾波器、放大器后作為混頻器的第二路輸入信號，混頻器混頻后的信 號依次經(jīng)過第=帶通濾波器、第=放大器、第四帶通濾波器、第四放大器、數(shù)控衰減器、低通 濾波器后輸出激勵信號。
[0011] 采用上述組件，所述接收通道包括一混頻器對輸入信號和本振信號進(jìn)行混頻，具 體連接方式為:本振信號依次經(jīng)過濾波器和放大器后作為混頻器的第一路輸入信號，輸入 信號依次經(jīng)過帶通濾波器、放大器后作為混頻器的第二路輸入信號，混頻器混頻后的信號 依次經(jīng)過第一低通濾波器、第一數(shù)控衰減器、第=放大器、第二低通濾波器、第二數(shù)控衰減 器、第四放大器、帶通濾波器后輸出中頻信號。
[0012] 基于上述內(nèi)容，本實(shí)用新型主要用于產(chǎn)生送給毫米波收發(fā)模塊的微波基準(zhǔn)信號和 發(fā)射激勵信號，送給中頻接收機(jī)的第二本振信號，送給信號處理器的相參時鐘信號，W及用 于仿真試驗(yàn)的相參基準(zhǔn)信號等。中頻接收機(jī)對毫米波收發(fā)模塊送入的兩路一中頻信號進(jìn)行 放大，混頻，并進(jìn)行濾波放大，同時根據(jù)信號處理器指令自動控制通道增益。
[0013] 下面結(jié)合說明書附圖對本實(shí)用新型做進(jìn)一步描述。
【附圖說明】
[0014] 圖1是頻綜及接收機(jī)組件總體功能方案框圖。
[0015] 圖2是晶振信號分配電路原理框圖。
[0016] 圖3是二本振信號產(chǎn)生及分配電路原理框圖。
[0017] 圖4是基帶板時鐘產(chǎn)生電路原理框圖。
[0018] 圖5是微波基準(zhǔn)信號電路原理框圖。
[0019] 圖6是發(fā)射激勵信號產(chǎn)生電路原理框圖。
[0020] 圖7是接收通道電路原理框圖。
【具體實(shí)施方式】
[0021] 該頻綜及接收機(jī)組件需實(shí)現(xiàn)一路相參時鐘信號、一路測試信號、一路DDS系統(tǒng)時鐘 信號、一路微波基準(zhǔn)信號輸出，同時需完成兩通道接收機(jī)功能W及一路發(fā)射激勵信號輸出 功能。根據(jù)上述功能，該組件分為頻綜部分和接收機(jī)部分兩部分電路實(shí)現(xiàn)。各部分總體設(shè)計(jì) 方案如下：
[0022] 1、頻綜部分
[0023] 頻綜部分主要實(shí)現(xiàn)一路相參時鐘信號、一路測試信號、一路DDS系統(tǒng)時鐘信號、一 路微波基準(zhǔn)信號輸出，同時完成發(fā)射激勵信號輸出功能。
[0024] 由于頻綜部分輸出微波基準(zhǔn)信號最小跳頻步進(jìn)1.2M化，同時跳頻時間要求小于 lus，采用模擬鎖相環(huán)方式，會帶來雜散指標(biāo)差、相位噪聲惡化嚴(yán)重W及跳頻時間不夠等問 題，因此，采用DDS忍片產(chǎn)生跳頻時間小于Ius的小步進(jìn)低相噪低雜散信號，通過混頻方式產(chǎn) 生微波基準(zhǔn)信號。
[0025] 頻綜部分輸出發(fā)射激勵信號為S波段，DDS輸入中頻信號，因此采用一次變頻方式 產(chǎn)生。
[00%] 2、接收機(jī)部分
[0027] 接收機(jī)部分完成兩通道信號接收功能，其變頻本振由頻綜部分提供。
[0028] 接收機(jī)部分接收S波段信號，輸出中頻信號，采用一次變頻方式完成接收功能。
[0029] 接收機(jī)部分完成兩個通道的接收功能，對多通道間的幅相一致性指標(biāo)有較高要 求，因此，兩個通道電路采用相同或?qū)ΨQ結(jié)構(gòu)設(shè)計(jì)。
[0030] 根據(jù)上述設(shè)計(jì)思路，頻綜及接收機(jī)組件總體設(shè)計(jì)上分為頻綜部分和接收機(jī)部分， 具體可分為晶體振蕩器、晶振信號分配電路、二本振信號產(chǎn)生及分配電路、CL即寸鐘產(chǎn)生電 路、微波基準(zhǔn)信號電路、基帶信號產(chǎn)生電路、發(fā)射激勵信號產(chǎn)生電路W及兩個接收通道電路 等8部分電路，其總體技術(shù)方案如圖1所示。
[0031 ]各組成部分設(shè)計(jì)方案如下。
[00創(chuàng)一、頻綜部分
[0033] 頻綜部分包括晶體振蕩器、晶振信號分配電路、二本振信號產(chǎn)生及分配電路、微波 基準(zhǔn)信號電路、基帶信號產(chǎn)生電路和發(fā)射激勵信號產(chǎn)生電路等6部分電路。
[0034] 1、晶體振蕩器
[0035] 根據(jù)技術(shù)要求，綜合考慮方案的設(shè)計(jì)實(shí)現(xiàn)和性能指標(biāo)，晶體振蕩器的選擇主要考 慮頻率和相位噪聲。
[0036] 晶振的相位噪聲指標(biāo)與DDS系統(tǒng)時鐘信號，二本振本振信號W及微波基準(zhǔn)信號的 相位噪聲指標(biāo)相關(guān)，根據(jù)組件指標(biāo)要求，輸出基準(zhǔn)信號相位噪聲指標(biāo)優(yōu)于-90地c/Hz組KHz, 采用模擬鎖相方式產(chǎn)生基準(zhǔn)本振信號，其相位噪聲指標(biāo)需要優(yōu)于-93地c/Hz(MK化（考慮變 頻造成的相位噪聲惡化3地）；
[0037] 根據(jù)頻綜及接收機(jī)組件實(shí)現(xiàn)原理，晶振信號經(jīng)過功分濾波后用于鎖相環(huán)參考信號 及時鐘信號產(chǎn)生。鎖相環(huán)路參考信號功率為4地m時，性能最佳，根據(jù)計(jì)算，晶振信號輸出功 率大于9地m時，可W滿足參考信號功率分配需求。
[0038] 2、晶振信號分配電路
[0039] 晶振信號分配電路通過功分、濾波等電路形式，將晶體振蕩器的輸出信號分別分 配給二本振信號產(chǎn)生及分配電路、系統(tǒng)時鐘產(chǎn)生電路、基帶信號產(chǎn)生電路、DDS時鐘參考信 號、FPGA時鐘信號、微波基準(zhǔn)信號電路W及兩路相參時鐘信號。根據(jù)總體方案設(shè)計(jì)框圖分 析，晶振信號分配電路需產(chǎn)生7路信號輸出。其實(shí)現(xiàn)原理框圖如圖2所示。
[0040] 晶振信號分配電路指標(biāo)計(jì)算過程如下表所示。
[0041]
[0042] 3、二本振信號產(chǎn)生及分配電路
[0043] 二本振信號產(chǎn)生及分配電路接受晶振信號分配電路分配的信號，通過模擬鎖相方 式，產(chǎn)生出二本振信號，再通過功分、濾波、放大等處理方式，分別為發(fā)射激勵信號產(chǎn)生電路 及兩個接收通道電路提供二本振信號。根據(jù)總體方案設(shè)計(jì)框圖分析，二本振信號產(chǎn)生及分 配電路需產(chǎn)生3路二本振信號輸出。其實(shí)現(xiàn)原理框圖如圖3所示。
[0044] 二本振信號產(chǎn)生及分配電路，重點(diǎn)在二本振信號產(chǎn)生。
[0045] 本方案采用的WPS2400-**-l型集成鎖相源輸出信號雜散抑制指標(biāo)優(yōu)于75地C，輸 出信號相位噪聲指標(biāo)為 < -100地c/Hz(MKHz，< -100地c/Hz@10KHz，< -105地c/Hz@100KHz; 可W滿足本方案設(shè)計(jì)需求。
[0046] 二本振信號產(chǎn)生及分配電路指標(biāo)計(jì)算過程如下表所示。
[004引 4、基帶信號產(chǎn)生電路
[0049] 基帶信號產(chǎn)生電路接受晶振信號分配電路分配的晶振信號，通過鎖相源產(chǎn)生時鐘 信號提供給基帶板