，由FPGA根據(jù)內(nèi)部存儲(chǔ)的數(shù)據(jù)信息控制高速DA，產(chǎn)生基帶信號(hào)。根據(jù)總體 方案設(shè)計(jì)框圖分析。其實(shí)現(xiàn)原理框圖如圖4所示。
[0050] 系統(tǒng)時(shí)鐘產(chǎn)生電路指標(biāo)計(jì)算過(guò)程如下表所示。
[0化1 ]
[0化2] 5、微波基準(zhǔn)信號(hào)電路
[0053] 微波基準(zhǔn)信號(hào)電路輸入信號(hào)和二本振信號(hào)，輸出小步進(jìn)跳頻信號(hào)。根據(jù)總體方案 設(shè)計(jì)，采用FPGA+DDS模式實(shí)現(xiàn)小步進(jìn)跳頻信號(hào)輸出，通過(guò)混頻方式實(shí)現(xiàn)上述信號(hào)最終輸出。 其實(shí)現(xiàn)原理框圖如圖5所示。
[0054] 從上述原理圖可知，微波基準(zhǔn)電路通過(guò)DDS忍片產(chǎn)生捷變頻中頻信號(hào)。中頻信號(hào)頻 率選擇主要考慮W下幾點(diǎn)：
[0055] ?依據(jù)奈奎斯特采樣定理，DDS忍片輸出最高信號(hào)頻率為I/巧化Ik，本方案選擇 AD9914忍片，其最高工作時(shí)鐘為3.5G化，根據(jù)數(shù)據(jù)手冊(cè)，該忍片最佳輸出頻率范圍為DC~
[0056] ^DDS輸出信號(hào)作為中頻頻率，經(jīng)過(guò)混頻后產(chǎn)生微波基準(zhǔn)信號(hào)輸出，其頻率大小與 混頻后信號(hào)的濾波器設(shè)計(jì)難度直接相關(guān)。
[0057] ?根據(jù)DDS實(shí)際測(cè)試結(jié)果，選取合適輸出頻段，其雜散指標(biāo)能夠滿(mǎn)足設(shè)計(jì)需求。
[0化引（1)時(shí)鐘信號(hào)產(chǎn)生
[0059] 考慮到產(chǎn)品設(shè)計(jì)的小型化需求，本方案采用集成鎖相源作為DDS工作參考時(shí)鐘信 號(hào)產(chǎn)生。該鎖相源主要技術(shù)指標(biāo)如下：
[0060] 輸出功率:化> OdBm;
[0061 ]諧波抑制：<-12dBc;
[0062] 雜波抑制：<-70dBc;
[0063] 相位噪聲：< -97地c/Hz(MKHz;
[0064] 工作電壓:+5V，工作電流：< 120mA;
[00化](2)DDS忍片選擇
[0066] 根據(jù)微波基準(zhǔn)信號(hào)指標(biāo)要求，該信號(hào)在1.25MHz跳頻時(shí)，其跳頻時(shí)間要求小于lus， 采用模擬鎖相環(huán)方式，跳頻時(shí)間無(wú)法滿(mǎn)足該指標(biāo)要求。采用FPGA+DDS模式產(chǎn)生小步進(jìn)跳頻 信號(hào)，其跳頻時(shí)間可W滿(mǎn)足指標(biāo)要求。本方案選用AD公司生產(chǎn)的AD9914型號(hào)DDS忍片作為小 步進(jìn)跳頻信號(hào)產(chǎn)生來(lái)源。
[0067] AD9914是一款帶12位DAC的直接數(shù)字頻率合成器(DDS)。該器件采用先進(jìn)的DDS技 術(shù)，連同高速、高性能數(shù)模轉(zhuǎn)換器，構(gòu)成數(shù)字可編程的完整高頻合成器，能夠產(chǎn)生高達(dá) 1.4G化的頻率捷變模擬輸出正弦波，并具有快速跳頻和精密調(diào)諧分辨率(64位采用可編程 模數(shù)模式）。
[0068] AD9914內(nèi)置一個(gè)12位電流輸出DAC。利用兩路輸出保證輸出電流信號(hào)的平衡。平衡 輸出能夠降低DAC輸出時(shí)潛在的共模噪聲，提供更出色的信噪比。
[0069] DDS輸出信號(hào)相對(duì)參考時(shí)鐘信號(hào)，其相位噪聲指標(biāo)成優(yōu)化趨勢(shì)，在輸入?yún)⒖紩r(shí)鐘信 號(hào)優(yōu)于-100地(3/化@化化條件下，其輸出信號(hào)相位噪聲指標(biāo)優(yōu)于-100地(3/化@化化。
[0070] 從上述過(guò)程可知，該款孤S忍片滿(mǎn)足設(shè)計(jì)需求。
[0071 ]微波基準(zhǔn)信號(hào)電路相位噪聲計(jì)算 LUU/0」 1規(guī)獄巫f出1曰可吧蛛:T日個(gè)小H弁社T王乂U
I、衣巧I/J、。
[0074]
[0075] 6、發(fā)射激勵(lì)信號(hào)產(chǎn)生電路
[0076] 發(fā)射激勵(lì)信號(hào)產(chǎn)生電路中頻信號(hào)為DDS輸入中頻信號(hào)，上變頻本振為二本振信號(hào)。 根據(jù)總體設(shè)計(jì)方案，該電路采用一次變頻方式完成上變頻信號(hào)產(chǎn)生。其實(shí)現(xiàn)原理框圖如圖6 所示：
[0077] 二本振信號(hào)經(jīng)過(guò)濾波放大后，作為本振信號(hào)參與變頻過(guò)程，DDS輸入的中頻信號(hào)， 由于信號(hào)本身雜散特性的不足，因此信號(hào)經(jīng)過(guò)濾波后進(jìn)入混頻過(guò)程?；祛l后信號(hào)經(jīng)過(guò)濾波 放大處理鏈路后，通過(guò)數(shù)控衰減器，輸出發(fā)射激勵(lì)信號(hào)。根據(jù)指標(biāo)要求，發(fā)射激勵(lì)信號(hào)產(chǎn)生 電路輸出端需加數(shù)控衰減器，W滿(mǎn)足自檢時(shí)輸出功率要求。因此，本設(shè)計(jì)方案采用兩級(jí)數(shù)控 衰減器級(jí)聯(lián)的方式實(shí)現(xiàn)功率調(diào)整。兩級(jí)數(shù)控衰減器在發(fā)射激勵(lì)信號(hào)頻率范圍內(nèi)插損為4地， 最大衰減態(tài)為31+31 = 62地，通過(guò)硬件電路選擇合適的衰減態(tài)，W滿(mǎn)足自檢時(shí)，發(fā)射功率減 小40地的要求。
[0078] 發(fā)射激勵(lì)信號(hào)產(chǎn)生電路指標(biāo)計(jì)算過(guò)程如下表所示。
[0079]
[0080] 根據(jù)孤S輸入信號(hào)指標(biāo)可知，其輸入DDS信號(hào)雜散指標(biāo)為55地C抑制，從上表計(jì)算過(guò) 程可知，通過(guò)濾波方式，可W消除DDS信號(hào)引入的雜散信號(hào)帶來(lái)的影響。對(duì)于混頻后的本振 泄露信號(hào)，該信號(hào)經(jīng)過(guò)續(xù)濾波放大等處理過(guò)程，最終輸出信號(hào)時(shí)雜散抑制度優(yōu)于66地C。滿(mǎn) 足小于-60dBc的指標(biāo)要求。
[0081 ]發(fā)射激勵(lì)信號(hào)電路相位噪聲計(jì)算 [0082]
[0083] 二、接收機(jī)部分
[0084] 接收機(jī)部分包括兩個(gè)接收通道電路，接收通道變頻本振由頻綜部分提供。
[0085] 根據(jù)總體設(shè)計(jì)方案，接收機(jī)部分包括兩個(gè)接收通道電路，為保證多通道間的幅相 一致性，兩個(gè)接收通道電路采用對(duì)稱(chēng)結(jié)構(gòu)設(shè)計(jì)。接收通道采用一次變頻方案實(shí)現(xiàn)，其接收射 頻信號(hào)n，變頻本振二本振，接收通道實(shí)現(xiàn)原理框圖如圖7所示：
[0086] 二本振信號(hào)經(jīng)過(guò)濾波放大后，作為本振信號(hào)參與變頻過(guò)程，前端接收機(jī)輸入信號(hào) 經(jīng)過(guò)濾波放大后參與下變頻，輸出中頻信號(hào)，該信號(hào)經(jīng)過(guò)濾波放大等處理電路后輸出接收 機(jī)中頻信號(hào)。
[0087] 根據(jù)技術(shù)指標(biāo)要求，接收通道電路需具備自動(dòng)增益控制功能，該功能由6位2進(jìn)制 碼控制，步進(jìn)1地，最大衰減量大于40地。根據(jù)常用元器件特性，采用6位2進(jìn)制碼控制的數(shù)控 衰減器，其最大衰減量為31.5地，采用單級(jí)數(shù)控衰減的方式不能滿(mǎn)足指標(biāo)要求，因此，采用 兩級(jí)級(jí)聯(lián)的方式，實(shí)現(xiàn)最小步進(jìn)1地，最大衰減量?jī)?yōu)于40地的指標(biāo)要求。
[0088] 根據(jù)指標(biāo)要求，接收機(jī)通道電路最大線(xiàn)性輸出信號(hào)幅度為2±0.2V(峰峰值，50歐 姆負(fù)載），即P-I飽和輸出功率為10地m，該電路線(xiàn)性動(dòng)態(tài)范圍大于35dB，最小輸入信號(hào)為-75地m，因此該電路凈增益為10地m-35地+75地m = 50地。
[0089] 接收通道電路指標(biāo)計(jì)算過(guò)程如下表所示。
[0090]
【主權(quán)項(xiàng)】
1. 一種頻綜及接收組件，其特征在于，包括晶體振蕩器、晶振信號(hào)分配電路、本振信號(hào) 產(chǎn)生及分配電路、微波基準(zhǔn)信號(hào)電路、基帶信號(hào)產(chǎn)生電路、發(fā)射激勵(lì)信號(hào)產(chǎn)生電路以及兩個(gè) 接收通道電路； 所述晶體振蕩器產(chǎn)生晶振信號(hào)； 所述晶振信號(hào)分配電路通過(guò)功分、濾波，將晶體振蕩器的輸出信號(hào)分配給本振信號(hào)產(chǎn) 生及分配電路和基帶信號(hào)產(chǎn)生電路，并產(chǎn)生DDS時(shí)鐘參考信號(hào)、FPGA時(shí)鐘信號(hào)、基準(zhǔn)陣元參 考信號(hào)分配給微波基準(zhǔn)信號(hào)電路，以及生成兩路相參時(shí)鐘信號(hào)； 所述本振信號(hào)產(chǎn)生及分配電路根據(jù)晶振信號(hào)分配電路分配的信號(hào)，通過(guò)模擬鎖相方式 產(chǎn)生本振信號(hào)，功分給兩路接收通道電路和發(fā)射激勵(lì)信號(hào)產(chǎn)生電路； 所述微波基準(zhǔn)信號(hào)電路生成小步進(jìn)跳頻信號(hào)； 所述基帶信號(hào)產(chǎn)生電路接受晶振信號(hào)分配電路分配的晶振信號(hào)，通過(guò)鎖相源產(chǎn)生時(shí)鐘 信號(hào)提供給基帶板，由FPGA根據(jù)內(nèi)部存儲(chǔ)的數(shù)據(jù)信息控制高速DA轉(zhuǎn)換芯片，產(chǎn)生基帶信號(hào) 傳輸至發(fā)射激勵(lì)信號(hào)產(chǎn)生電路； 所述發(fā)射激勵(lì)信號(hào)產(chǎn)生電路經(jīng)過(guò)一次上變頻生成激勵(lì)信號(hào)； 所述接收通道經(jīng)過(guò)一次變頻產(chǎn)生中頻輸出信號(hào)。2. 根據(jù)權(quán)利要求1所述的組件，其特征在于，所述晶振信號(hào)分配電路包括： 將晶振信號(hào)功分為3路的前功分器， 前功分器輸出的一路功分信號(hào)依次經(jīng)31型衰減器、放大器后經(jīng)一功分器分為兩路，兩路 信號(hào)分別經(jīng)低通濾波器后輸出兩路相參時(shí)鐘信號(hào)， 前功分器輸出的第二路信號(hào)經(jīng)低通濾波器后輸出FPGA時(shí)鐘信號(hào)， 前功分器輸出的第三路信號(hào)經(jīng)一放大器后經(jīng)一功分器功分為4路，每一路信號(hào)經(jīng)低通 濾波器后分別輸出至本振信號(hào)產(chǎn)生及分配電路、基帶信號(hào)產(chǎn)生電路和微波基準(zhǔn)信號(hào)電路， 以及產(chǎn)生DDS時(shí)鐘參考信號(hào)。3. 根據(jù)權(quán)利要求1所述的組件，其特征在于，所述本振信號(hào)產(chǎn)生及分配電路包括依次連 接的鎖相環(huán)、放大器和功分器； 所述鎖相環(huán)與晶振信號(hào)分配電路連接； 所述功分放大器分出的三路信號(hào)經(jīng)低通濾波器后分別傳輸至兩路接收通道電路和發(fā) 射激勵(lì)信號(hào)產(chǎn)生電路。4. 根據(jù)權(quán)利要求1所述的組件，其特征在于，所述基帶信號(hào)產(chǎn)生電路包括依次連接的鎖 相環(huán)、初級(jí)低通濾波器4型衰減器基帶板、次級(jí)低通濾波器； 所述鎖相環(huán)接晶振信號(hào)分配電路， 所述次級(jí)低通濾波器發(fā)送基帶信號(hào)。5. 根據(jù)權(quán)利要求1所述的組件，其特征在于，所述微波基準(zhǔn)信號(hào)電路包括三路通道，分 別接收DDS時(shí)鐘參考信號(hào)、FPGA時(shí)鐘信號(hào)、基準(zhǔn)陣元參考信號(hào)，具體連接方式為： 第一鎖相環(huán)接收DDS時(shí)鐘參考信號(hào)后，信號(hào)依次經(jīng)過(guò)DDS芯片、第一帶通濾波器， 控制電路接FPGA時(shí)鐘信號(hào)控制DDS芯片， 第二鎖相環(huán)接收基準(zhǔn)陣元參考信號(hào)后，依次經(jīng)過(guò)第二帶通濾波器、一級(jí)放大器、混頻 器、第三帶通濾波器、二級(jí)放大器、三級(jí)放大器和第四帶通濾波器； 所述混頻器的第二輸入信號(hào)為第一帶通濾波器輸出信號(hào)； 所述第四帶通濾波器輸出基準(zhǔn)信號(hào)。6. 根據(jù)權(quán)利要求1所述的組件，其特征在于，所述發(fā)射激勵(lì)信號(hào)產(chǎn)生電路包括混頻器對(duì) 基帶信號(hào)和本振信號(hào)進(jìn)行混頻，具體連接方式為： 本振信號(hào)依次經(jīng)過(guò)濾波器、放大器后作為混頻器的一路輸入信號(hào)， 基帶信號(hào)依次經(jīng)過(guò)濾波器、放大器后作為混頻器的第二路輸入信號(hào)， 混頻器混頻后的信號(hào)依次經(jīng)過(guò)第三帶通濾波器、第三放大器、第四帶通濾波器、第四放 大器、數(shù)控衰減器、低通濾波器后輸出激勵(lì)信號(hào)。7. 根據(jù)權(quán)利要求1所述的組件，其特征在于，所述接收通道包括一混頻器對(duì)輸入信號(hào)和 本振信號(hào)進(jìn)行混頻，具體連接方式為： 本振信號(hào)依次經(jīng)過(guò)濾波器和放大器后作為混頻器的第一路輸入信號(hào)， 輸入信號(hào)依次經(jīng)過(guò)帶通濾波器、放大器后作為混頻器的第二路輸入信號(hào)， 混頻器混頻后的信號(hào)依次經(jīng)過(guò)第一低通濾波器、第一數(shù)控衰減器、第三放大器、第二低 通濾波器、第二數(shù)控衰減器、第四放大器、帶通濾波器后輸出中頻信號(hào)。
【專(zhuān)利摘要】本實(shí)用新型提供一種頻綜及接收組件，主要用于產(chǎn)生送給毫米波收發(fā)模塊的微波基準(zhǔn)信號(hào)和發(fā)射激勵(lì)信號(hào)，送給中頻接收機(jī)的第二本振信號(hào)，送給信號(hào)處理器的相參時(shí)鐘信號(hào)，以及用于仿真試驗(yàn)的相參基準(zhǔn)信號(hào)等。中頻接收機(jī)對(duì)毫米波收發(fā)模塊送入的兩路一中頻信號(hào)進(jìn)行放大，混頻，并進(jìn)行濾波放大，同時(shí)根據(jù)信號(hào)處理器指令自動(dòng)控制通道增益。
【IPC分類(lèi)】H04B1/16
【公開(kāi)號(hào)】CN205377852
【申請(qǐng)?zhí)枴緾N201521132324
【發(fā)明人】戚友琴, 彭松, 王超, 車(chē)力木格, 郭超
【申請(qǐng)人】南京譽(yù)葆科技有限公司
【公開(kāi)日】2016年7月6日
【申請(qǐng)日】2015年12月30日