兩列的浮動閘極(FG) 5233、5234，其等效極性為正電。
[0094]進(jìn)行寫入“O”操作，例如對非揮發(fā)性內(nèi)存元件2、3、4字符線582進(jìn)行寫入“O”操作，在源極區(qū)5012，施以5至6V的電壓，在耦合控制閘極(CG) 5242，施以9V的電壓，在汲極區(qū)202，施以O(shè)V的電壓，而在選擇閘極(SG)5223，施以約IV的電壓，此時藉由熱電子注入機制，電子將由信道中之高電場區(qū)域穿隧進(jìn)入浮動閘極(FG) 5233，最后浮動閘極(FG) 5233的等效極性為負(fù)電。
[0095]進(jìn)行讀取操作，例如對非揮發(fā)性內(nèi)存元件2、3、4字符線582進(jìn)行讀取操作，在源極區(qū)5012，以及耦合控制閘極(CG) 5242，施以O(shè)V的電壓(或耦合控制閘極(CG) 5242亦可施以Vcc的電壓，此Vcc為內(nèi)存電路之供給電壓值，例如0.18微米制程下，此電壓通常為1.8V)，在汲極區(qū)202，施以約IV的電壓，而在選擇閘極(SG) 5223，施以Vcc的電壓。此時，其選擇閘極(SG)5223下方的通道區(qū)203為導(dǎo)通狀態(tài)。
[0096]假設(shè)非揮發(fā)性內(nèi)存元件2、3、4字符線582的儲存狀態(tài)為“0”，即浮動閘極(FG)5233的等效極性為負(fù)電，則通道的電流大小幾乎為O;另一方面，假設(shè)非揮發(fā)性內(nèi)存元件2、3、4字符線582的儲存狀態(tài)為“I”，亦其浮動閘極(FG)5233的等效極性為正電，此時通道存在電流，大小約為30μΑ。藉由偵測通道區(qū)203的電流大小，即可得知非揮發(fā)性內(nèi)存元件2、3、4的儲存內(nèi)容。
【主權(quán)項】
1.一種非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟包括: (1)提供一基底； (2)在所述基底上形成一基底介電層； (3)在所述基底介電層上形成一第一多晶硅層； (4)在所述基底介電層及第一多晶硅層上定義一第一圖案開口及一第二圖案開口； (5)在所述第一多晶硅層及所述基底介電層上形成一襯底介電層； (6)形成一犧牲層，填入所述第一多晶硅層及所述襯底介電層在水平方向上所形成的間隔； (7)去除位于所述第一圖案開口上的第一多晶硅層； (8)根據(jù)所述第一圖案開口進(jìn)行離子布植； (9)形成一第一覆蓋介電層，氧化所述第一多晶硅層及所述基底介電層； (10)形成一第二多晶硅層，填入于所述第一圖案開口在所述基底介電層上的間隔； (11)在所述第二多晶硅層上于所述第一圖案開口形成一第二覆蓋介電層； (12)使所述第一覆蓋介電層、所述第一多晶硅層及所述襯底介電層的堆棧、以及所述第二覆蓋介電層、所述第二多晶硅層及所述襯底介電層的堆棧，分別形成二鑲嵌結(jié)構(gòu)，且在所述基底上的二鑲嵌結(jié)構(gòu)之間形成一鑲嵌溝槽的間隔； (13)形成一第三覆蓋介電層，覆蓋二鑲嵌結(jié)構(gòu)及所述鑲嵌溝槽； (14)形成一第三多晶硅層，填入于所述第三覆蓋介電層所覆蓋的鑲嵌溝槽； (15)在所述第三覆蓋介電層上形成一耦合介電層； (16)在所述耦合介電層上選擇性形成一第四多晶硅層；以及 (17)定義一第三圖案開口以進(jìn)行離子布植。2.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(4)更包括: (4-1)于所述第一圖案開口上在所述第一多晶硅層的兩側(cè)形成一間隔物，所述間隔物是電性絕緣。3.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(6)更包括: (6-1)去除在深度方向上位于所述第一多晶硅層上表面的襯底介電層，使所述第一多晶硅層及所述襯底介電層，在深度方向上具有相同厚度及在水平方向上不重迭。4.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(9)為氧化位于所述第二圖案開口上的第一多晶硅層，及氧化增厚位于所述第一圖案開口上的基底介電層。5.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，于步驟(10)中填入于所述第一圖案開口在所述基底介電層上所形成的第二多晶硅層是抹除閘極。6.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(11)更包括: (11-1)去除所述犧牲層，根據(jù)所述第一圖案開口及所述第二圖案開口，并以在所述第一多晶硅層上的第一覆蓋介電層、在所述第二多晶硅層上的第二覆蓋介電層及所述襯底介電層為屏蔽，去除在水平方向上所述襯底介電層上所形成的犧牲層。7.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(12)更包含去除所述襯底介電層，根據(jù)所定義所述第一圖案開口及所述第二圖案開口的區(qū)域光阻為屏蔽，去除所述第一圖案開口及所述第二圖案開口以外區(qū)域所形成的襯底介電層，以及去除所述襯底介電層下方的基底介電層。8.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(13)中形成的所述第三覆蓋介電層，包括化學(xué)沉積介電層或熱氧化層所形成的電子穿隧介電層。9.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(14)中，位于所述第一圖案開口及所述第二圖案開口之間的第三多晶硅層形成浮動閘極。10.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，步驟(14)更包括: (14-1)去除所述第三多晶硅層一部分，利用微影術(shù)在光阻上定義圖案為屏蔽，去除靠近所述第一多晶硅層及遠(yuǎn)離所述第二多晶硅層的第三多晶硅層。11.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，定義一第一介電層，包括位于所述基底上所形成的第三覆蓋介電層，及以位于所述鑲嵌溝槽下所形成的基底介電層。12.如權(quán)利要求1所述的非揮發(fā)性內(nèi)存元件的制作方法，其特征在于，定義一第二介電層，包括分別位于所述鑲嵌溝槽之上表面及側(cè)墻所形成的第三覆蓋介電層，且所述第二介電層包覆所述抹除閘極及所述選擇閘極。13.一種非揮發(fā)性內(nèi)存元件，其特征在于，包括: 一基底，在靠近所述基底的表面形成一源極區(qū)及一汲極區(qū)，所述源極區(qū)及所述汲極區(qū)間隔一通道區(qū)； 一第一介電層，形成于所述基底上，及所述第一介電層上形成一抹除閘極、一選擇閘極及一浮動閘極，且在深度方向上所述抹除閘極位于所述源極區(qū)上方以及所述選擇閘極及所述浮動閘極位于所述通道區(qū)的投影上方； 一第二介電層，形成于所述第一介電層上，且包覆所述抹除閘極及所述選擇閘極，及所述浮動閘極位于相鄰所述第二介電層之間； 一耦合介電層，凹凸起伏覆蓋于所述第二介電層及所述浮動閘極上；以及 一耦合閘極，形成于所述耦合介電層上； 其中，所述第一介電層于所述第一圖案開口具有一第一厚度，且所述第一介電層在深度方向上分別于所述浮動閘極的投影下方具有一第二厚度以及于所述選擇閘極的投影下方具有一第三厚度； 其中，所述第一厚度大于所述第二厚度及所述第二厚度大于所述第三厚度。14.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，在所述第二介電層及所述選擇閘極之間形成一第一覆蓋介電層，及在所述第二介電層及所述抹除閘極之間形成一第二覆蓋介電層;所述第一覆蓋介電層具有一第一覆蓋厚度及所述第二覆蓋介電層具有一第二覆蓋厚度，并且所述第一覆蓋厚度大于所述第二覆蓋厚度。15.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，還包括一形成于所述汲極區(qū)上的位線連接，所述位線連接貫穿所述第一介電層及所述耦合介電層，且在深度方向上遠(yuǎn)離所述基底以作為外部連接。16.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，所述第二介電層位于所述抹除閘極及所述選擇閘極的兩側(cè)，是分別朝遠(yuǎn)離所述抹除閘極及所述選擇閘極中心的方向所形成。17.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，所述耦合介電層是連續(xù)凹凸起伏位于所述抹除閘極、所述浮動閘極及所述選擇閘極的投影上方，并且在所述浮動閘極上形成的耦合介電層，是在深度方向上靠近所述第一介電層。18.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，所述第一介電層上具有一第二圖案開口，所述第二圖案開口在深度方向上是用以定義所述選擇閘極。19.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，所述第一介電層上具有一第三圖案開口，所述第三圖案開口在深度方向上是用以定義所述汲極區(qū)。20.如權(quán)利要求13所述的非揮發(fā)性內(nèi)存元件，其特征在于，所述選擇閘極具有一間隔物，所述間隔物形成于在所述第二圖案開口上方所述選擇閘極的兩側(cè)，所述間隔物是電性絕緣。
【專利摘要】本發(fā)明有關(guān)于一種非揮發(fā)性內(nèi)存元件的制作方法及非揮發(fā)性內(nèi)存元件。非揮發(fā)性內(nèi)存元件包括基底、第一介電層、抹除閘極(EG)、浮動閘極(FG)以及選擇閘極(SG)?；拙哂性礃O區(qū)及汲極區(qū)。第一介電層形成于基底上。抹除閘極(EG)、浮動閘極(FG)及選擇閘極(SG)形成于第一介電層上。另外，非揮發(fā)性內(nèi)存元件還包括耦合介電層，形成于抹除閘極(EG)、浮動閘極(FG)及選擇閘極(SG)之間以及上方；以及形成于耦合介電層上的耦合閘極(CG)。
【IPC分類】H01L21/8242, H01L21/768
【公開號】CN105514043
【申請?zhí)枴緾N201610013524
【發(fā)明人】范德慈, 陳志民, 呂榮章
【申請人】北京芯盈速騰電子科技有限責(zé)任公司
【公開日】2016年4月20日
【申請日】2016年1月11日