技術(shù)總結(jié)
本發(fā)明提供了一種芯片壓降、結(jié)構(gòu)的測(cè)試方法以及芯片改進(jìn)方法。在芯片壓降的測(cè)試方法中，通過(guò)獲取點(diǎn)對(duì)點(diǎn)的電阻數(shù)值(包括外部電壓輸入端與各功能模塊之間的第一等效電阻、以及多個(gè)功能模塊兩兩之間的第二等效電阻)，以及各功能模塊的功耗電流數(shù)值，形成電阻特性矩陣Mii和功耗電流的列矩陣Ni，并由Mii乘Ni獲取芯片壓降值，上述方法可準(zhǔn)確、便捷且快速地獲取芯片中各功能模塊的壓降值，快速地反應(yīng)芯片各部分的壓降值信息，從而客觀地獲取芯片上各部分的壓降值分布數(shù)據(jù)，進(jìn)而為后續(xù)芯片結(jié)構(gòu)改進(jìn)提供準(zhǔn)確而快速的信息，以提高芯片制造整體的進(jìn)度。

技術(shù)研發(fā)人員：朱澄宇;林松
受保護(hù)的技術(shù)使用者：中芯國(guó)際集成電路制造(上海)有限公司
文檔號(hào)碼：201510272047
技術(shù)研發(fā)日：2015.05.25
技術(shù)公布日：2017.01.04