存儲器的集成電路及其操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種集成電路及其操作方法，且特別是有關(guān)于一種存儲器的集成電路及其操作方法。
【背景技術(shù)】
[0002]隨著科技發(fā)展，非易失性(Non-volatile)存儲器已廣泛地應(yīng)用在各種電子產(chǎn)品中。舉例來說，NAND閃存(Flash Memory)為最為廣泛使用的非易失性存儲器之一。集成電路，例如是頁緩沖器(page buffer),通常被用來對閃存的存儲單元(Memory Cell)進(jìn)行讀取、編程(Program)、編程驗(yàn)證(Program Verify)以及擦除(Erase)的操作。然而,傳統(tǒng)的集成電路往往需要執(zhí)行大量的步驟來完成上述的操作，如此將大大地降低存儲器的訪問速度。
[0003]因此，如何提供一種可有效提升存儲器訪問速度的集成電路，乃目前業(yè)界所致力的課題之一。

【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種存儲器的集成電路，通過結(jié)合數(shù)據(jù)驅(qū)動電路與一接收特定偏壓電平的晶體管，可大幅簡化對存儲單元進(jìn)行編程驗(yàn)證時(shí)所需的操作。
[0005]根據(jù)本發(fā)明的一方面，提出一種存儲器的集成電路，包括第一數(shù)據(jù)驅(qū)動電路以及傳輸晶體管。第一數(shù)據(jù)驅(qū)動電路耦接第一節(jié)點(diǎn)，用以輸出第一數(shù)據(jù)電壓至第一節(jié)點(diǎn)，第一節(jié)點(diǎn)的電壓電平包括第一電平以及第二電平。傳輸晶體管耦接于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，第二節(jié)點(diǎn)的電壓電平為第三電平或第四電平。其中，當(dāng)傳輸晶體管接收偏壓電平且第一節(jié)點(diǎn)的電壓電平該第一電平時(shí)，傳輸晶體管使第二節(jié)點(diǎn)的電壓電平被設(shè)定為第三電平，第三電平系接近或?qū)嵸|(zhì)上等于第一電平，當(dāng)傳輸晶體管接收偏壓電平且第一節(jié)點(diǎn)的電壓電平為第二電平時(shí)，第二節(jié)點(diǎn)的電壓電平系獨(dú)立于第一節(jié)點(diǎn)的電壓電平。
[0006]根據(jù)本發(fā)明的另一方面，提出一種存儲器的集成電路，包括第一數(shù)據(jù)驅(qū)動電路以及傳輸晶體管。第一數(shù)據(jù)驅(qū)動電路耦接第一節(jié)點(diǎn)，用以輸出第一數(shù)據(jù)電壓至第一節(jié)點(diǎn)，第一節(jié)點(diǎn)的邏輯電平包括第一邏輯電平以及第二邏輯電平。傳輸晶體管耦接于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，第二節(jié)點(diǎn)的邏輯電平為第三邏輯電平或第四邏輯電平。其中，當(dāng)傳輸晶體管接收偏壓電平且第一節(jié)點(diǎn)的邏輯電平為第一邏輯電平時(shí)，傳輸晶體管使第二節(jié)點(diǎn)的邏輯電平被設(shè)定為第三邏輯電平，第三邏輯電平系接近或?qū)嵸|(zhì)上等于第一邏輯電平，當(dāng)傳輸晶體管接收偏壓訊號且第一節(jié)點(diǎn)的邏輯電平為第二邏輯電平時(shí)，第二節(jié)點(diǎn)的邏輯電平系獨(dú)立于第一節(jié)點(diǎn)的邏輯電平。
[0007]根據(jù)本發(fā)明的另一方面，提出一種存儲器的操作方法，包括以下步驟。首先，提供一集成電路，此集成電路包括第一數(shù)據(jù)驅(qū)動電路以及傳輸晶體管，第一數(shù)據(jù)驅(qū)動電路耦接第一節(jié)點(diǎn)，用以輸出第一數(shù)據(jù)電壓至第一節(jié)點(diǎn)，第一節(jié)點(diǎn)的電壓電平包括第一電平以及第二電平，傳輸晶體管耦接于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，第二節(jié)點(diǎn)的電壓電平為第三電平或第四電平。接著，當(dāng)傳輸晶體管接收偏壓電平且第一節(jié)點(diǎn)的電壓電平為第一電平時(shí)，傳輸晶體管使第二節(jié)點(diǎn)的電壓電平被設(shè)定為第三電平，第三電平系接近或?qū)嵸|(zhì)上等于該第一電平。當(dāng)傳輸晶體管接收偏壓電平且第一節(jié)點(diǎn)的電壓電平為第二電平時(shí)，第二節(jié)點(diǎn)的電壓電平系獨(dú)立于第一節(jié)點(diǎn)的電壓電平。
[0008]為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下:
【附圖說明】
[0009]圖1繪示依據(jù)本發(fā)明的一實(shí)施例的存儲器的集成電路、存儲單元陣列以及列譯碼器的示意圖。
[0010]圖2繪示依據(jù)本發(fā)明的一實(shí)施例的集成電路的電路圖。
[0011]圖3繪示集成電路于讀取操作的訊號波形圖。
[0012]圖4繪示繪示集成電路于初始化時(shí)間區(qū)段的電流示意圖。
[0013]圖5繪示集成電路于預(yù)充電時(shí)間區(qū)段的電流示意圖。
[0014]圖6繪示集成電路于感測時(shí)間區(qū)段的電流示意圖。
[0015]圖7繪示存儲單元閾值電壓與對應(yīng)數(shù)據(jù)的關(guān)系示意圖。
[0016]圖8繪示集成電路于讀取時(shí)間區(qū)段的電流示意圖的一例。
[0017]圖9繪示集成電路于編程及編程驗(yàn)證操作的訊號波形圖。
[0018]圖10繪示集成電路對目標(biāo)存儲單元進(jìn)行編程操作的示意圖的一例。
[0019]圖11繪示存儲單元閾值電壓與待驗(yàn)證的數(shù)據(jù)的關(guān)系圖。
[0020]圖12繪示當(dāng)驗(yàn)證電壓為電壓PV1，且第一數(shù)據(jù)電壓以及第二數(shù)據(jù)電壓所對應(yīng)的一組儲存數(shù)據(jù)與驗(yàn)證電壓所對應(yīng)的驗(yàn)證數(shù)據(jù)不相符的示意圖。
[0021]圖13繪示當(dāng)驗(yàn)證電壓為電壓電平PV1，且第一數(shù)據(jù)電壓以及第二數(shù)據(jù)電壓所對應(yīng)的一組儲存數(shù)據(jù)與驗(yàn)證電壓所對應(yīng)的驗(yàn)證數(shù)據(jù)相符的示意圖。
[0022]圖14繪示集成電路于讀取操作的訊號波形圖
[0023]圖15繪示繪示依據(jù)本發(fā)明的另一實(shí)施例的集成電路的電路圖。
[0024]【符號說明】
[0025]102:存儲單元陣列
[0026]104:列譯碼器
[0027]100、200、300:集成電路
[0028]202:第一數(shù)據(jù)驅(qū)動電路
[0029]204:第一閂鎖器
[0030]206:第二數(shù)據(jù)驅(qū)動電路
[0031]208:第二閂鎖器
[0032]210:感測電路
[0033]212:預(yù)充設(shè)定電路
[0034]214:數(shù)據(jù)控制電路
[0035]216:擦除電路
[0036]318:編程電路
[0037]BLl ?BLM:位線
[0038]WLl ?WLN:字線
[0039]MCSl?MCSM:存儲單元串
[0040]MC:存儲單元、目標(biāo)存儲單元
[0041]SS:列選擇開關(guān)
[0042]GS:接地選擇開關(guān)
[0043]CSL:共同源極線
[0044]MT:傳輸晶體管
[0045]NI?N7:第一節(jié)點(diǎn)?第七節(jié)點(diǎn)
[0046]Ml?M8:第一晶體管?第八晶體管
[0047]MSC:感測控制晶體管
[0048]MSE:感測晶體管
[0049]M1:隔離晶體管
[0050]CSE:感測電容
[0051]GND:接地電壓
[0052]STBM、MPOS, STBS、SPOS:訊號
[0053]PML:第一控制訊號
[0054]PMLB:第二控制訊號
[0055]PSL:第三控制訊號
[0056]PSLB:第四控制訊號
[0057]STBN:感測控制訊號
[0058]SET:控于初始控制訊號
[0059]SEL:數(shù)據(jù)控制訊號
[0060]BLC:隔離控制訊號
[0061]FPW:偏壓電平
[0062]PC:編程控制訊號
[0063]VPG:電源
[0064]DL、DLB:數(shù)據(jù)電壓
[0065]Tin1:初始化時(shí)間區(qū)段
[0066]Tpre:預(yù)充電時(shí)間區(qū)段
[0067]Tsen:感測時(shí)間區(qū)段
[0068]Tstr:讀取時(shí)間區(qū)段
[0069]Tprm:編程時(shí)間區(qū)段
[0070]Tprmv:編程驗(yàn)證時(shí)間區(qū)段
[0071]Tsenv:感測驗(yàn)證時(shí)間區(qū)段
[0072]Tset:設(shè)定時(shí)間區(qū)段
[0073]Tstrv:讀取驗(yàn)證時(shí)間區(qū)段
[0074]Tche:檢查時(shí)間區(qū)段
[0075]Tres:擦除時(shí)間階段
[0076]Iin1:初始設(shè)定電流路徑
[0077]Ipre:預(yù)充電電流路徑
[0078]Isen:感測電流路徑
[0079]Istr:讀取電流路徑
[0080]Ipgm:編程電流路徑
[0081]Isetl?Iset4:設(shè)定電流路徑
[0082]I sprm:同步編程路徑
[0083]VGl?VG3:讀取電壓的電壓電平
[0084]PVl?PV3:驗(yàn)證電壓的電壓電平
[0085]V (N3):第一數(shù)據(jù)電壓
[0086]V(M):反相的第一數(shù)據(jù)電壓
[0087]V(N5):第二數(shù)據(jù)電壓
[0088]V(N6):反相的第二數(shù)據(jù)電壓
[008