擦除操作確定Nwlo可以通過根據(jù)Nwl調(diào)節(jié)以下中的至少一個來使擦除驗證測試在Nwl相對小時相對難以通過而在數(shù)目相對大時相對易于通過:字線電壓(VvE)、源極線電壓(Vsl)、感測時間、電流跳閘電平、電壓跳閘電平或者位線電壓。通過使擦除驗證測試在Nwl相對小時相對難以通過而在Nwl相對大時相對易于通過，無論Nwl怎樣，編程的存儲器單元都將被更加均勻地擦除。
[0048]另一方法使用最后編程字線的標(biāo)識的Nwl來確定塊中的下一字線，以用于進行編程。這是有用的，例如，當(dāng)在對塊進行部分編程之后，控制器將分配附加數(shù)據(jù)，以在塊中的下一字線中或者其余字線中被編程，使得塊變成被完全編程。以下進一步詳細描述這些或其它特征。
[0049]適用于實現(xiàn)本技術(shù)的存儲器系統(tǒng)的一個示例使用在兩個選擇柵極之間串聯(lián)布置多個晶體管的NAND閃存結(jié)構(gòu)。選擇柵極與串聯(lián)的晶體管被稱為NAND串。圖1A是示出了一個NAND串的俯視圖。圖1B是NAND串的等效電路。圖1A和圖1B中描繪的NAND串包括串聯(lián)的并且夾在第一選擇柵極120與第二選擇柵極122之間的四個晶體管100、102、104和106。選擇柵極120將NAND串連接至位線126。選擇柵極122將NAND串連接至源極線128。通過將適當(dāng)電壓施加至控制柵極120CG來控制選擇柵極120。通過將適當(dāng)電壓施加至控制柵極122CG來控制選擇柵極122。晶體管100、102、104和106中的每個晶體管具有控制柵極和浮柵。晶體管100具有控制柵極100CG和浮柵100FG。晶體管102包括控制柵極102CG和浮柵102FG。晶體管104包括控制柵極104CG和浮柵104FG。晶體管106包括控制柵極106CG和浮柵106FG?？刂茤艠O100CG連接至字線WL3，控制柵極102CG連接至字線WL2，控制柵極104CG連接至字線WL1，以及控制柵極106CG連接至字線WL0。在一種實施方式中，晶體管100、102、104和106均是存儲器單元。在其它實施方式中，存儲器單元可以包括多個晶體管或者可以不同于所描繪的那樣。選擇柵極120連接至選擇線SGD。選擇柵極122連接至選擇線SGS。
[0050]圖2提供了以上描述的NAND串的橫截面圖。NAND串的晶體管形成在p阱區(qū)140。P阱區(qū)則可以在P型襯底144的η阱區(qū)142中。每個晶體管包括由控制柵極(100CG、102CG、104CG和106CG)和浮柵(100FG、102FG、104FG和106FG)構(gòu)成的堆疊式柵極結(jié)構(gòu)。浮柵形成在氧化物膜或其它電介質(zhì)膜的頂端的Ρ阱的表面上?？刂茤艠O在浮柵之上，其中，多晶硅間電介質(zhì)層將控制柵極與浮柵隔開。存儲器單元(100、102、104和106)的控制柵極形成字線。N+摻雜層130、132、134、136和138在相鄰單元之間共享，由此單元彼此串聯(lián)連接以形成NAND串。這些N+摻雜層形成單元中的每一個的源極和漏極。例如，N+摻雜層130充當(dāng)晶體管122的漏極和晶體管106的源極，N+摻雜層132充當(dāng)晶體管106的漏極和晶體管104的源極，N+摻雜層134充當(dāng)晶體管104的漏極和晶體管102的源極，N+摻雜層136充當(dāng)晶體管102的漏極和晶體管100的源極，以及N+摻雜層138充當(dāng)晶體管100的漏極和晶體管120的源極。N+摻雜層126連接至用于NAND串的位線，而N+摻雜層128連接至用于多個NAND串的公共源極線。
[0051]注意，盡管圖1A至圖2示出了 NAND串中的四個存儲器單元，但是四個晶體管的使用僅作為示例提供。使用本文中描述的技術(shù)的NAND串可以具有少于四個存儲器單元或多于四個存儲器單元。例如，一些NAND串將包括8個、16個、32個、64個或更多個存儲器單
J L.ο
[0052]每個存儲器單元可以存儲以模擬或數(shù)字形式表示的數(shù)據(jù)。當(dāng)存儲一位數(shù)字?jǐn)?shù)據(jù)時，存儲器單元的可能的閾值電壓的范圍被分成兩個范圍，這兩個范圍被分配了邏輯數(shù)據(jù)“1”和“0”。在NAND型閃存的一個示例中，在存儲器單元被擦除之后閾值電壓為負，并且被限定為邏輯“1”。在編程操作之后閾值電壓為正，并且被限定為邏輯“0”。當(dāng)閾值電壓為負并且通過將0V施加至控制柵極來試圖讀取時，存儲器單元會接通以指示正在存儲邏輯1。當(dāng)閾值電壓為正并且通過將0V施加至控制柵極來試圖進行讀取操作時，存儲器單元不會接通，這指示邏輯0被存儲。
[0053]存儲器單元還可以存儲多個狀態(tài)，從而存儲多位數(shù)字?jǐn)?shù)據(jù)。當(dāng)存儲多個狀態(tài)的數(shù)據(jù)時，閾值電壓窗口被劃分成狀態(tài)的數(shù)目。例如，如果使用了四個狀態(tài)，則會存在分配給數(shù)據(jù)值“ 11”、“ 10”、“01”和“00”的四個閾值電壓范圍。在NAND型存儲器的一個示例中，擦除操作之后的閾值電壓為負并且被限定為“11”。針對狀態(tài)“10”、“01”和“00”使用正的閾值電壓。在一些實現(xiàn)方式中，使用格雷碼分配將數(shù)據(jù)值(例如邏輯狀態(tài))分配給閾值范圍，以使得:在浮柵的閾值電壓不正確地轉(zhuǎn)換成其相鄰物理狀態(tài)的情況下，僅會影響一位。被編程在存儲器單元中的數(shù)據(jù)與該單元的閾值電壓范圍之間的具體關(guān)系取決于針對該存儲器單元所采用的數(shù)據(jù)編碼方案。
[0054]除NAND閃存以外，本技術(shù)還可以用于其它類型的非易失性存儲器。
[0055]在閃存EEPR0M系統(tǒng)中有用的另一類型的存儲器單元利用非導(dǎo)電介電材料代替導(dǎo)電的浮柵，以便以非易失性方式存儲電荷。由氧化硅、氮化硅以及氧化硅(“0Ν0”)形成的三層電介質(zhì)在存儲器單元的溝道之上，并且夾在導(dǎo)電的控制柵極與半導(dǎo)體襯底的表面之間。通過將電子從單元溝道注入到氮化物中來對該單元編程，其中，這些電子被捕獲并且被存儲在受限區(qū)域中。然后，這些所存儲的電荷以可檢測的方式來改變該單元的溝道的一部分的閾值電壓。通過將熱空穴注入到氮化物中來擦除該單元?？梢砸韵率龇至褨艠?gòu)造來設(shè)置類似的單元，在所述分裂柵構(gòu)造中，摻雜的多晶硅柵極在存儲器單元溝道的一部分之上延伸，以形成分離的選擇晶體管。
[0056]在另一方法中，在每個NR0M單元中存儲兩位，其中0Ν0介電層延伸跨越源極擴散與漏極擴散之間的溝道。一個數(shù)據(jù)位的電荷位于與漏極相鄰的介電層中，并且另一數(shù)據(jù)位的電荷位于與源極相鄰的介電層中。通過分別讀取在電介質(zhì)中空間上分離的電荷存儲區(qū)的二進制狀態(tài)來獲得多狀態(tài)數(shù)據(jù)存儲。
[0057]圖3描繪了塊BLK0中的例如在圖1A至圖2中示出的三個示例NAND串。BLK0包括多個NAND串NSO、NS1、NS2……以及與相應(yīng)的感測放大器SAO、SA1、SA2……進行通信的相應(yīng)的位線，例如BL0、BL1、BL2……。BLK0包括存儲器單元(非易失性存儲元件)的集合。每個NAND串在一端處連接至漏極(SGD)晶體管的選擇柵極，而SGD晶體管的控制柵極經(jīng)由公共SOT線連接。NAND串在其另一端處連接至源極(SGS)晶體管的選擇柵極，SGS晶體管轉(zhuǎn)而連接至公共源極線(SL)。多條字線WL0至WL63在SGS晶體管與SOT晶體管之間延伸。WL0是與塊的源極側(cè)(SS)相鄰的邊緣字線，而WL63是與塊的漏極側(cè)(DS)相鄰的邊緣字線。
[0058]示例NAND串NS0包括:具有相應(yīng)的控制柵極CG63......CG32至CG28......CG0的存儲器單元301……302至306……307，具有控制柵極CGsgs的SGS晶體管308以及具有控制柵極CGsgd的SOT晶體管300。另一示例NAND串NS1包括:存儲器單元311……312至316……317，SGS晶體管318以及SOT晶體管310。另一示例NAND串NS2包括:存儲器單元
321......322 至 326......327，SGS 晶體管 328 以及 SO)晶體管 320。NAND 串 NS0、NS2......被偶數(shù)編號，而NAND串NS1、NS3(未示出)……被奇數(shù)編號。類似地，位線BL0、BL2……被偶數(shù)編號，而NAND串BL1、BL3(未示出)……被奇數(shù)編號。存儲器單元可以存儲用戶數(shù)據(jù)和/或非用戶數(shù)據(jù)。
[0059]圖4是包括圖3的BLK0以及附加塊BLK1和BLK2的NAND閃存單元的陣列400的框圖。位線(BL)沿每列耦接至NAND串的漏極選擇柵極的漏極端子。源極線(SL)可以沿NAND串的每行連接NAND串的源極選擇柵極的所有源極端子(例如，在NS0的SE0處)。
[0060]存儲器單元的陣列被劃分成存儲器單元的大量塊(例如，BLK0至BLK2)，其中，每個塊包括與字線、SGS線和SGD線的公共集合進行通信的一個或更多個NAND串的集合。每個NAND串還與相應(yīng)的位線進行通信。例如，BLK0包括分別與BLO、BL1……BLn_l進行通信并與WL0至WL63、SGS和SO)進行通信的NAND串NS0、NS1......NSn_l。BLK1包括分別與
BLO、BL1......BLn-1進行通信并與WLOa至WL63a、SGSa和S⑶a進行通信的NAND串NSaO、
NSal......NSan-lo BLK2 包括分別與 BL0、BL1......BLn-1 進行通信并與 WLOb 至 WL63b、SGSb
和S⑶b進行通信的NAND串NSbO、NSbl......NSbn-1。
[0061]對于閃存EEPR0M系統(tǒng)常見的是，塊是擦除的單位。就是說，每個塊包含一起被擦除的最小數(shù)目的存儲器單元。每個塊通常被劃分成數(shù)頁。一頁是編程的最小單位。通常一行存儲器單元中存儲一頁或更多頁數(shù)據(jù)。例如，一行通常包含若干交叉存取的頁或者可以構(gòu)成一頁。頁中的所有存儲器單元將被一起讀取或編程。此外，頁可以存儲來自一個或更多個扇區(qū)的用戶數(shù)據(jù)。扇區(qū)是由主機使用作為用戶數(shù)據(jù)的合適單位的邏輯概念；扇區(qū)通常不包含開銷數(shù)據(jù)，其通常限制于控制器。開銷數(shù)據(jù)可以包括根據(jù)扇區(qū)的用戶數(shù)據(jù)計算出的糾錯碼(ECC)。當(dāng)數(shù)據(jù)正被編程到陣列中時，(下文中描述的)控制器的一部分計算ECC，并且在數(shù)據(jù)正被從陣列中讀取時檢查ECC。可替代地，ECC和/或其它開銷數(shù)據(jù)存儲在與其所屬的用戶數(shù)據(jù)不同的頁中或者甚至存儲在與其所屬的用戶數(shù)據(jù)不同的塊中。
[0062]對應(yīng)于磁盤驅(qū)動器中的扇區(qū)的大小，扇區(qū)的用戶數(shù)據(jù)通常為512字節(jié)。開銷數(shù)據(jù)通常是附加的16至20字節(jié)。大量頁形成塊，例如，從8頁直到32頁、64頁或更多頁的任意數(shù)目的頁。在一些實施方式中，一行NAND串包括塊。
[0063]在示例2D NAND實施方式中，通過以下來擦除存儲器單元:在源極線和位線浮置時，將P阱升高至擦除電壓(例如15V至20V)保持足夠的時間段，并且將選擇的塊的字線接地或者對其施加低偏壓(例如IV)。由于電容交叉耦合(“交叉”表示來自相鄰存儲器單元的耦合)