序可以是:WL0、WL3UWLUffL32......。
[0079]如果決定步驟816指示存在要分析的下一字線，則在步驟813處選擇下一字線并且在步驟814處再次確定Iadd。如果決定步驟816指示不存在要分析的下一字線，則在步驟817處，處理完成。
[0080]圖8C描繪了根據(jù)圖8A的步驟802的用于基于Nwl使用擦除驗(yàn)證測(cè)試執(zhí)行擦除操作的示例過(guò)程。還參照?qǐng)D9，步驟820包括將擦除電壓Verase例如初始化到VeraseO。步驟821包括將Verase施加至針對(duì)2D NAND存儲(chǔ)器設(shè)備的襯底或者針對(duì)3D NAND存儲(chǔ)器設(shè)備的NAND串的一端或者更多端?？梢允褂媒?jīng)由位線將Verase施加至NAND串的漏極端的一側(cè)擦除或者經(jīng)由源極線還將Verase施加至NAND串的源極端的兩側(cè)擦除來(lái)擦除3D NAND存儲(chǔ)器設(shè)備。步驟822包括執(zhí)行擦除驗(yàn)證測(cè)試。當(dāng)Nwl相對(duì)小時(shí)，使擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。相反地，當(dāng)Nwl相對(duì)大時(shí)，使擦除驗(yàn)證測(cè)試相對(duì)易于通過(guò)。更多細(xì)節(jié)參見圖8D。當(dāng)塊中存在一個(gè)編程字線或者少量編程字線例如塊中的所有字線的一小部分時(shí)，Nwl相對(duì)小。當(dāng)塊中的所有字線或者大部分字線被編程時(shí)，Nwl相對(duì)大。擦除驗(yàn)證測(cè)試包括例如當(dāng)VvE被施加至所有字線時(shí)感測(cè)塊中的存儲(chǔ)器單元是否處于導(dǎo)通狀態(tài)。
[0081]可選地，將VvE的較低值(例如VvE_)施加至編程字線，而將VvE的較高值(例如VvE+)施加至擦除字線。
[0082]決定步驟823確定是否已通過(guò)擦除驗(yàn)證測(cè)試。通常在塊中的所有存儲(chǔ)器單元或者幾乎所有存儲(chǔ)器單元在VvE被施加至字線的情況下處于導(dǎo)通狀態(tài)時(shí)，宣布通過(guò)。如果決定步驟823為真，則在步驟826處，擦除操作成功地結(jié)束。如果決定步驟823為假，則在決定步驟824處確定Verase是否已超過(guò)最大允許電平Verase_max。如果決定步驟824為假，則在步驟827處，擦除操作失敗。如果決定步驟824為真，則在步驟825處步進(jìn)Verase，并且在步驟821處施加下一擦除脈沖。
[0083]圖8D描繪了根據(jù)圖8C的步驟822的用于基于Nwl來(lái)調(diào)節(jié)擦除驗(yàn)證測(cè)試的示例過(guò)程。步驟833包括基于塊中的編程字線的數(shù)目Nwl來(lái)調(diào)節(jié)擦除驗(yàn)證測(cè)試。相對(duì)難以通過(guò)(例如較嚴(yán)格的)的擦除驗(yàn)證測(cè)試導(dǎo)致針對(duì)存儲(chǔ)器單元的相對(duì)較深的擦除深度。這確保了即使在Nwl為小的情況下擦除也足夠深。步驟833可以由其它步驟中的一個(gè)或更多個(gè)步驟來(lái)實(shí)現(xiàn)。例如，這些步驟包括:調(diào)節(jié)電流跳閘電平(更高，以使擦除驗(yàn)證測(cè)試對(duì)于所有位線感測(cè)來(lái)說(shuō)難以通過(guò))，830 ;調(diào)節(jié)電壓跳閘電平(更高，以使擦除驗(yàn)證測(cè)試對(duì)于偶數(shù)/奇數(shù)位線感測(cè)來(lái)說(shuō)相對(duì)難以通過(guò))，831 ;調(diào)節(jié)VvE(更低，以使擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò))，832 ;調(diào)節(jié)感測(cè)時(shí)間(更短，以使擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò))，834 ;調(diào)節(jié)Vbl (更低，以使擦除驗(yàn)證測(cè)試對(duì)于所有位線感測(cè)來(lái)說(shuō)相對(duì)難以通過(guò))，835 ;以及調(diào)節(jié)Vsl (更高，以使擦除驗(yàn)證測(cè)試對(duì)于所有位線感測(cè)來(lái)說(shuō)相對(duì)難以通過(guò)；更低，以使擦除驗(yàn)證測(cè)試對(duì)于分離的偶數(shù)/奇數(shù)位線感測(cè)來(lái)說(shuō)相對(duì)難以通過(guò))，836。
[0084]關(guān)于步驟830，圖13B提供了不同的電流跳閘電平的示例ItripO和Itripl。也可以使用附加電流跳閘電平。針對(duì)給定的tsense，如果Itrip較高，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。關(guān)于步驟831，圖14B提供了不同的電壓跳閘電平的示例VtripO和Vtripl。也可以使用附加電壓跳閘電平。針對(duì)給定的tsense，如果Vtrip較高，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。關(guān)于步驟832，圖6C提供了標(biāo)稱擦除驗(yàn)證電壓VvE_nom、較低擦除驗(yàn)證電壓VvE-的示例。如果VvE較低，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)，因?yàn)榇鎯?chǔ)器單元需要更深地被擦除以通過(guò)擦除驗(yàn)證測(cè)試。關(guān)于步驟834，圖13A和圖14A提供了不同的感測(cè)時(shí)間的示例tsenseO和tsensel。也可以使用附加感測(cè)時(shí)間。針對(duì)給定的Itrip(圖13A)或Vtrip (圖14A)，如果tsense較低，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。關(guān)于步驟835，在圖13A至圖13C中，在固定的Vsl處，成比例地生成電流(I)與Vbl。因此，在固定的Vsl處，當(dāng)Vbl較大時(shí)，電流會(huì)更大。針對(duì)給定的Itrip和tsense，如果Vbl較低，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。
[0085]關(guān)于步驟836，對(duì)于結(jié)合圖13A至圖13C論述的所有位線感測(cè)來(lái)說(shuō)，與VvE_Vsl成比例地生成電流⑴。當(dāng)Vsl較高時(shí)，存儲(chǔ)器單元的視在Vth被升高。因此當(dāng)Vsl較大時(shí)，電流會(huì)較低。因此，針對(duì)給定的Vbl、Itrip和tsense，如果Vsl較大，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。對(duì)于結(jié)合圖14A至圖14C論述的偶數(shù)/奇數(shù)位線感測(cè)來(lái)說(shuō)，與Vsl成比例地生成Vsense，因此，當(dāng)Vsl較大時(shí)，Vsense會(huì)較大。針對(duì)給定的Vtrip和tsense，如果Vsl較低，則擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。
[0086]圖8E描繪了用于將數(shù)據(jù)寫入部分編程塊的示例過(guò)程。步驟840包括決定將數(shù)據(jù)寫入部分編程塊。在一些情況下，可以同時(shí)對(duì)塊中的一個(gè)或更多個(gè)字線進(jìn)行編程。在隨后的時(shí)間，可以期望將附加數(shù)據(jù)寫入塊。一種方法是針對(duì)狀態(tài)機(jī)存儲(chǔ)識(shí)別塊中的最后編程字線的數(shù)據(jù)。然而，這導(dǎo)致附加存儲(chǔ)需要。另一解決方案是使用所論述的組合電流測(cè)量技術(shù)來(lái)識(shí)別塊中的最后編程字線(步驟841)，在步驟842處，識(shí)別在最后編程字線之后的下一字線，以及在步驟843處，將數(shù)據(jù)寫入下一字線。例如，Nwl = 6，指示出WL0至WL5被編程。結(jié)果是，假設(shè)連續(xù)的字線編程順序，將數(shù)據(jù)寫入其的下一字線是WL6。可替代地，可以在不累計(jì)Nwl的情況下識(shí)別最后編程字線。
[0087]圖9描繪了根據(jù)圖8C的每個(gè)擦除脈沖繼之以驗(yàn)證脈沖的示例擦除操作。針對(duì)存儲(chǔ)器單元的塊可以通過(guò)以下來(lái)執(zhí)行擦除操作:將一個(gè)或更多個(gè)擦除脈沖例如ΕΡ0至EP3 (波形900)施加至在2D NAND存儲(chǔ)器設(shè)備中其上形成有塊的襯底上，或者施加至在3D NAND存儲(chǔ)器設(shè)備中的NAND串的端部。在第一擦除脈沖ΕΡ0之后，每個(gè)擦除脈沖的峰值幅度可以從先前擦除脈沖起步進(jìn)步長(zhǎng)Λ Vo在一種方法中，在將每個(gè)擦除脈沖施加至襯底之后，如波形910所表示的那樣執(zhí)行驗(yàn)證操作。波形910示出了施加至被擦除的存儲(chǔ)器單元的一個(gè)或更多個(gè)字線的驗(yàn)證脈沖或電壓VP0至VP3的幅度VvE。VP0至VP3是與ΕΡ0至EP3關(guān)聯(lián)并且分別跟隨ΕΡ0至EP3的驗(yàn)證脈沖。在該示例中，假設(shè)擦除操作成功地結(jié)束。因此，與VP0至VP2關(guān)聯(lián)的擦除驗(yàn)證測(cè)試失敗，而與VP3關(guān)聯(lián)的擦除驗(yàn)證測(cè)試通過(guò)。
[0088]圖10A描繪了作為圖8D的分別根據(jù)步驟835和步驟836的Nwl的函數(shù)的Vbl和Vsl的經(jīng)調(diào)節(jié)值。如所論述的，當(dāng)Nwl相對(duì)小時(shí)，通過(guò)增大Vsl (曲線1001)或者通過(guò)降低Vbl (曲線1000)可以使擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。Vsl可以隨著Nwl增大而減小。Vbl可以隨著Nwl增大而增大。
[0089]圖10B描繪了根據(jù)圖8D的步驟832的作為Nwl的函數(shù)的VvE的經(jīng)調(diào)節(jié)值。如所論述的，當(dāng)Nwl相對(duì)小時(shí)，通過(guò)將VvE例如從標(biāo)稱電平VvE_nom減小到減小的電平VvE-，可以使擦除驗(yàn)證測(cè)試相對(duì)難以通過(guò)。VvE_nom可以用于完全編程塊，而VvE-可以用于例如具有僅一個(gè)編程字線或者少量編程字線的部分編程塊。可以基于塊被編程到的程度來(lái)使用在VvE-與VvE_nom之間的中間電平VvE。
[0090]圖11A描繪了在擦除驗(yàn)證測(cè)試的示例全部位線感測(cè)過(guò)程期間在NAND串中的電流流動(dòng)。BLK0包括:連接至位線BL0的示例NAND串NS0及相關(guān)聯(lián)的感測(cè)放大器SA0 ;連接至位線BL1的示例NAND串NS1及相關(guān)聯(lián)的感測(cè)放大器SA1 ；以及連接至位線BL2的示例NAND串NS2及相關(guān)聯(lián)的感測(cè)放大器SA2。SOT線連接至SOT晶體管300 (具有示例控制柵極CGsgd)、310及320的控制柵極。WL63連接至存儲(chǔ)器單元301 (具有示例控制柵極CG63)、311及321的控制柵極。WL32連接至存儲(chǔ)器單元302 (具有示例控制柵極CG32)、312及322的控制柵極。WL31連接至存儲(chǔ)器單元303 (具有示例控制柵極CG31)、313及323的控制柵極。WL30連接至存儲(chǔ)器單元304 (具有示例控制柵極CG30)、314及324的控制柵極。WL29連接至存儲(chǔ)器單元305 (具有示例控制柵極CG29)、315及325的控制柵極。WL28連接至存儲(chǔ)器單元306 (具有示例控制柵極CG28)、316及326的控制柵極。WL0連接至存儲(chǔ)器單元307 (具有示例控制柵極CG0)、317及327的控制柵極。SGS線連接至SGS晶體管308 (具有示例控制柵極CGsgs)、318及328的控制柵極。NS0至NS2的源極端SE0至SE2分別連接至公共源極線SL。如所論述的，感測(cè)可以用作擦除驗(yàn)證測(cè)試的一部分。
[0091]在被稱為非所有位線感測(cè)的示例感測(cè)過(guò)程中，通過(guò)與每個(gè)NAND串關(guān)聯(lián)的感測(cè)放大器在塊中的每個(gè)NAND串中同時(shí)地感測(cè)電流。例如，如分別通過(guò)感測(cè)放大器SAO、SA1及SA2感測(cè)到的那樣，NSO、NS1及NS2中的電流分別是i_NS0、i_NSl及i_NS2。此外，在第一種方法中，同時(shí)地對(duì)所有字線的存儲(chǔ)器單元進(jìn)行驗(yàn)證。例如，為了確定是否完成針對(duì)塊的擦除操作，WL0至WL63可以接收VvE (例如0V)?；蛘?，為了確定選擇的字線是否被編程，選擇的字線可以接收Vdem，而未選擇的字線接收Vpass。
[0092]在第二種方法中，同時(shí)地對(duì)偶數(shù)編號(hào)的字線的存儲(chǔ)器單元進(jìn)行驗(yàn)證，在此之后，同時(shí)地對(duì)奇數(shù)編號(hào)的字線的存儲(chǔ)器單元進(jìn)行驗(yàn)證。當(dāng)對(duì)偶數(shù)編號(hào)的字線的存儲(chǔ)器單元進(jìn)行驗(yàn)證時(shí)，WL0、WL2......WL62可以接收VvE或Vdem,而WLUWL3......WL63可以接收Vpass。在第三種方法中，同時(shí)地對(duì)奇數(shù)編號(hào)的字線的存儲(chǔ)器單元進(jìn)行驗(yàn)證，在此之后，同時(shí)地對(duì)偶數(shù)編號(hào)的字線的存儲(chǔ)器單元進(jìn)行驗(yàn)證。因此，無(wú)論使用所有位線感測(cè)還是偶數(shù)/奇數(shù)(源極跟隨器)感測(cè)，另一選擇是一起驗(yàn)證偶數(shù)編號(hào)的字線和奇數(shù)編號(hào)的字線(被稱為所有字線擦除驗(yàn)證)或者分開地驗(yàn)證偶數(shù)編號(hào)的字線和奇數(shù)編號(hào)的字線(被稱為交替字線擦除驗(yàn)證)。分開地驗(yàn)證偶數(shù)編號(hào)的字線和奇數(shù)編號(hào)的字線可以提高寫入擦除耐久性。
[0093]可以將Vsl設(shè)定為低于Vbl的電平，以使得電流從NAND串的漏極端流動(dòng)至源極端。在一個(gè)示例中，Vsl = 1.2V，而位線保持處于Vbl = 1.8Vo每個(gè)NAND串中的電流流經(jīng)關(guān)聯(lián)的位線，并且在關(guān)聯(lián)的感測(cè)放大器處被感測(cè)到。如果所感測(cè)到的電流超過(guò)閾值電平或跳閘電平(Itrip)，則判斷NAND串處于導(dǎo)通狀態(tài)