。如果所感測到的電流未超過跳閘電平，則判斷NAND串處于非導(dǎo)通狀態(tài)。通過感測時間(tsense)來確定Itrip的值，其中，可以基于存儲器設(shè)備中的ROM引信參數(shù)來設(shè)定感測時間。在一種方法中，Isense與tsense成反比。
[0094]當(dāng)所有NAND串或幾乎所有NAND串(除可以被忽略的少量NAND串以外)被判斷處于導(dǎo)通狀態(tài)時，判斷通過擦除驗證測試?？梢酝ㄟ^設(shè)定Vsl來控制擦除深度。Vsl越高導(dǎo)致擦除深度越深，這是因為Vsl越高導(dǎo)致擦除驗證測試越嚴(yán)格(越難以通過，從而需要越多的擦除循環(huán))。更多細(xì)節(jié)參見圖13A至圖13C。
[0095]SOT線和SGS線分別接收電壓Vsgd和Vsgs，這使得這些晶體管處于導(dǎo)通狀態(tài)。
[0096]盡管針對非所有位線感測方案和源極跟隨器感測方案可以以不同方式完成感測，但是對于兩種方案來說，都通過流經(jīng)NAND串的電流的量來確定對NAND串處于導(dǎo)通狀態(tài)還是處于非導(dǎo)通狀態(tài)的判斷。NAND串的電流與NAND串的阻抗成反比。在每個擦除脈沖處，增大Verase，以更深地擦除存儲器單元，從而降低了存儲器單元的Vth并且因此減小了 NAND串的阻抗。在特定擦除脈沖之后，當(dāng)NAND串的阻抗達(dá)到足夠低的值時，判斷NAND串為導(dǎo)通，并且通過擦除驗證測試。
[0097]電流感測設(shè)備1130或1131可以用于測量通過塊的NAND串的組合電流。電流感測設(shè)備1131連接至源極線(SL)，源極線(SL)轉(zhuǎn)而連接至NAND串中的每一個的源極端。例如，電流感測設(shè)備可以使用可操作放大器來調(diào)整Vsl的電平。在一種方法中，將Vsl調(diào)整到正電壓例如0.5V。此外，當(dāng)Vsl降低到指定電平以下時，上拉電路可以用于增大Vsl，而當(dāng)Vsl升高到指定電平以上時，下拉電路可以用于減小Vsl。電流感測設(shè)備1130連接至位線中的每個位線。在一種方法中，電流感測裝置1130包括電流鏡，其使每個位線中的電流成鏡像，以提供塊中的組合電流。電流感測設(shè)備可以包括模數(shù)轉(zhuǎn)換器，以將檢測到的組合電流的幅度數(shù)字化。
[0098]可以例如通過觀察電壓或者電壓的變化來直接測量或者間接測量電流。
[0099]圖11B描繪了在與擦除驗證測試有關(guān)的對偶數(shù)編號的位線的感測過程期間NAND串中的電流流動。另一類型的感測是源極跟隨器感測(也被稱為偶數(shù)/奇數(shù)感測)，其中，將SL充電高達(dá)Vdd(例如2.5V)，以及初始地將要被感測的位線(在該示例中偶數(shù)編號的位線)接地。將SGD晶體管偏壓足夠高以使其導(dǎo)通，使得NAND串單元電流可以流經(jīng)SGD晶體管。在該技術(shù)中，可以分開地對偶數(shù)編號的位線和奇數(shù)編號的位線進(jìn)行驗證，以避免源自相鄰位線耦合的影響。當(dāng)對偶數(shù)編號的位線進(jìn)行驗證時，將奇數(shù)編號的位線保持處于Vdd，以避免不想要的電流流經(jīng)奇數(shù)編號的位線。類似地，當(dāng)對奇數(shù)編號的位線進(jìn)行驗證時，將偶數(shù)編號的位線保持處于Vdd。如通過分別針對NS0和NS2的電流i_NS0和i_NS2指示的那樣，NAND串的電流從NAND串的源極側(cè)流動至漏極側(cè)。在感測期間，因為電流從NAND串的源極側(cè)流動至漏極側(cè)，所以要被感測的位線結(jié)果處于被浮置并且被充電。在等待特定時間之后，由感測放大器來判斷位線被充電至其的最終Vbl電平。如果Vbl>Vtrip，則判斷NAND串處于導(dǎo)通狀態(tài)，其中，可以基于存儲器設(shè)備中的ROM引信參數(shù)來設(shè)定Vtrip。
[0100]當(dāng)所有或幾乎所有NAND串(除可以被忽略的少量NAND串以外)被判斷處于導(dǎo)通狀態(tài)時，判斷通過擦除驗證測試?？梢酝ㄟ^設(shè)定Vtrip來控制擦除深度。跳閘電壓越高導(dǎo)致擦除深度越深，這是因為跳閘電壓越高使得擦除驗證測試越嚴(yán)格并且難以通過。更多細(xì)節(jié)參見圖14A和圖14B。此外，可以通過設(shè)定Vsl來控制擦除深度。Vsl越低導(dǎo)致擦除深度越深，這是因為Vsl越低使得擦除驗證測試越嚴(yán)格。
[0101]如所論述的，電流感測設(shè)備1130或1131可以用于測量通過塊的NAND串的組合電流。
[0102]圖11C描繪了在與擦除驗證測試有關(guān)的對奇數(shù)編號的位線的感測過程期間NAND串中的電流流動，其中，在一種方法中，在對偶數(shù)編號的位線的感測過程之后執(zhí)行對奇數(shù)編號的位線的感測過程。當(dāng)對奇數(shù)編號的位線進(jìn)行驗證時，將偶數(shù)編號的位線保持處于Vdd。如通過針對NS1的電流i_NSl指示的那樣，NAND串的電流從NAND串的源極側(cè)流動至漏極偵k如所論述的，電流感測裝置1130或1131可以用于測量通過塊的NAND串的組合電流。
[0103]圖12描繪了包括圖3的感測放大器SA0和NAND串NS0的示例感測電路。在2DNAND設(shè)備的情況下，NS0包括襯底中的溝道1214，或者在3D NAND設(shè)備的情況下，NS0包括存儲器孔中的溝道1214。SA0包括感測模塊1200、感測線1202以及連接至BL0的晶體管1204?？梢允褂镁w管1204將位線上的電壓固定至或者箝位成期望電平。SL驅(qū)動器1218提供SL上的電壓Vsl。在結(jié)合圖11A描述的所有位線感測中，SL驅(qū)動器用于設(shè)定Vsl，而晶體管1204用于設(shè)定Vbl。晶體管1204可以被稱為位線箝位(BLC)晶體管。取決于NS0中的存儲器單元的導(dǎo)通狀態(tài)，在溝道1214中電流可以流經(jīng)感測線從BL流動至SL。感測模塊可以以不同方式確定感測線1202上的電流量(或者至少確定電流量低于還是高于特定電流跳閘電平，即Itrip)。在一種可能的方法中，感測模塊具有被充電的電容器。在t0處，允許電容器將感測線充電至指定電平。然后，在感測時間處，確定電壓電平高于還是低于跳閘電壓。在感測時間處，分別根據(jù)電壓電平低于還是高于跳閘電壓來確定電流高于還是低于跳閘電流。因此，感測模塊通過對感測線預(yù)充電并且隨后確定束縛至電流電平的壓降來確定電流?？梢酝ㄟ^針對該壓降調(diào)節(jié)預(yù)充電電平或跳閘電平來調(diào)節(jié)感測參數(shù)。
[0104]圖13A描繪了針對圖11A的感測方案所感測到的電流，其中，電流感測時間是可調(diào)節(jié)參數(shù)。在所有位線感測期間，在NAND串中電流可以在Vsl和Vbl升高時的時間t0處開始流動。線1300表示其中NAND串處于導(dǎo)通狀態(tài)并且相對大的電流流動的情況。線1306表示其中NAND串處于非導(dǎo)通狀態(tài)并且相對小的電流流動的情況。在感測時間tsenseO或tsensel處，線1300分別具有位于點(diǎn)1302處的值(低于跳閘電流Itrip)或位于點(diǎn)1304處的值(高于Itrip)。由此，因為KItrip，所以相對較短的感測時間(tsenseO)導(dǎo)致確定NAND串處于非導(dǎo)通狀態(tài)，而因為I>Itrip，所以相對較長的感測時間(tsensel)導(dǎo)致確定NAND串處于導(dǎo)通狀態(tài)。
[0105]圖13B描繪了針對圖11A的感測方案所感測到的電流，其中，電流跳閘電平是可調(diào)節(jié)參數(shù)。線1300和線1306重復(fù)。在感測時間tsense處，線1300具有位于點(diǎn)1308處的值，該值高于dV_tripO而低于dV_tripl。因此，相對較高Itrip (Itripl)導(dǎo)致確定NAND串處于非導(dǎo)通狀態(tài)，而相對較低的Itrip (ItripO)導(dǎo)致確定NAND串處于導(dǎo)通狀態(tài)。
[0106]圖13C描繪了針對圖11A的感測方案所感測到的電流，其中，Vsl的電平是可調(diào)節(jié)參數(shù)。線1300和線1306重復(fù)。線130表示其中Vsl = VslO的情況，而線1310表示其中Vsl = VslDVslO的情況。在感測時間tsense處，線1300具有位于點(diǎn)1314處的值，該值高于Itrip，而線1310具有位于點(diǎn)1312處的值，該值低于Itrip。因此，相對較低的Vsl (VslO)導(dǎo)致確定NAND串處于導(dǎo)通狀態(tài)，而相對較高的Vsl (Vsll)導(dǎo)致確定NAND串處于非導(dǎo)通狀
??τ ο
[0107]圖14Α描繪了針對圖11Β和圖11C的感測方案所感測到的電壓，其中，電壓感測時間是可調(diào)節(jié)參數(shù)。在對偶數(shù)編號的位線或奇數(shù)編號的位線進(jìn)行感測期間，在to處將Vsl升高之后感測到Vbl。線1400表示NAND串處于導(dǎo)通狀態(tài)并且感測到相對大的電壓(Vbl)的情況。線1406表示NAND串處于非導(dǎo)通狀態(tài)并且感測到相對小的Vbl的情況。在感測時間tsenseO或tsensel處，線1400具有分別位于點(diǎn)1402的值(低于跳閘電壓Vtrip)或位于點(diǎn)1404的值(高于Vtrip)。由此，因為Vsense〈Vtrip，所以相對較短的感測時間(tsenseO)導(dǎo)致確定NAND串處于非導(dǎo)通狀態(tài)，而因為Vsense>Vtrip，所以相對較長的感測時間(tsensel)導(dǎo)致確定NAND串處于導(dǎo)通狀態(tài)。
[0108]圖14B描繪了針對圖11B和圖11C的感測方案所感測到的電壓，其中，電壓跳閘電平是可調(diào)節(jié)參數(shù)。線1400和線1406重復(fù)。在感測時間tsense處，線1400具有位于點(diǎn)1408處的值，該值高于VtripO而低于Vtripl。因此，相對較高的Vtrip (Vtripl)導(dǎo)致確定NAND串處于非導(dǎo)通狀態(tài)，而相對較低的Vtrip (VtripO)導(dǎo)致確定NAND串處于導(dǎo)通狀態(tài)。
[0109]圖14C描繪了針對圖11B和圖11C的感測方案所感測到的電壓，其中，Vsl的電平是可調(diào)節(jié)參數(shù)。線1400和線1406重復(fù)。線1400表示Vsl = VslO的情況，而線1410表示Vsl = VslDVslO的情況。在感測時間tsense處，線1400具有位于點(diǎn)1414處的值，該值低于Vtrip，而線1410具有位于點(diǎn)1412處的值，該值高于Vtrip。因此，相對較低的Vsl (VslO)導(dǎo)致確定NAND串處于非導(dǎo)通狀態(tài)，而相對較高的Vsl (Vsll)導(dǎo)致確定NAND串處于導(dǎo)通狀??τ ο
[0110]圖15Α描繪了根據(jù)圖8Β的在用于測量NAND串的集合中的參考組合電流或附加組合電流的過程期間未選擇的字線的電壓。在t0處，電壓可以從Vss(OV)增大到Vpass，并且針對過程的剩余部分保持在該電平。從to至tl，可以測量參考組合電流。此時，未選擇塊中的所有字線。
[0111]圖15B描繪了根據(jù)圖8B的步驟814的在用于測量NAND串的集合中的附加組合電流的過程期間選擇的字線WLn的電壓。在tl處，選擇了字線中的一個字線(WLn)。繼續(xù)將Vpass施加至其它未選擇的字線。從tl至t2，可以在將Vdem施加至選擇的字線的同時測量附加組合電流(Iadd)。
[0112]圖15C描繪了根據(jù)圖8B的步驟814的在用于測量NAND串的集合中的附加組合電流的過程期間另一選擇的字線WLm的電壓。在t2處，選擇了另一字線(WLm)。繼續(xù)將Vpass施加至其它未選擇的字線。從t2至t3，可以在將Vdem施加至選擇的字線的同時測量附加組合電流(Ia