>對應(yīng)的行選擇開關(guān)單元21和22的第一開關(guān)SWl接通以將個(gè)體驅(qū)動(dòng)電壓提供給第一區(qū)域RG〈1>中包括的字線WLl和WL20此外，與第二區(qū)域RG〈2>對應(yīng)的行選擇開關(guān)單元23和24的第二開關(guān)SW2將公共電壓(例如，抑制電壓)提供給第二區(qū)域RG〈2>中包括的字線WL3和WL4。因此，設(shè)定寫入電壓、地電壓或讀取電壓可以施加到第一區(qū)域RG〈1>中的至少一條字線，抑制電壓可以施加到其他字線。
[0129]在部分T2中，第一開關(guān)信號GSELl〈n>被去激活至第三電壓VSS的電壓電平，第二開關(guān)信號GSEL2〈n>被激活至第二電壓VPP2的電壓電平。另外，第一開關(guān)信號GSELl〈n+l>被激活至第一電壓VPPl的電壓電平，第二開關(guān)信號GSEL2〈n+l>被去激活至第三電壓VSS的電壓電平。相應(yīng)地，與第一區(qū)域RG〈1>對應(yīng)的行選擇開關(guān)單元21和22的第二開關(guān)SW2接通，以將抑制電壓提供給第一區(qū)域RG〈1>中包括的字線WLl和WL2，與第二區(qū)域RG〈2>對應(yīng)的行選擇開關(guān)單元23和24的第一開關(guān)SWl接通，以將個(gè)體驅(qū)動(dòng)電壓提供給第二區(qū)域RG〈2>中包括的字線WL3和WL4。因此，設(shè)定寫入電壓、地電壓或讀取電壓提供給第二區(qū)域RG〈2>中的至少一條字線，抑制電壓可以施加到其他字線。
[0130]如上所述，本實(shí)施例的行解碼器150可以基于通過開關(guān)提供的電壓的電壓電平來調(diào)整控制開關(guān)的開關(guān)信號的電壓電平。相應(yīng)地，可以防止對每個(gè)開關(guān)施加過量的電壓，因此可以提高存儲裝置100的耐久性。另外，可以降低存儲裝置100的功耗。
[0131]圖9A和圖9B是用于描述當(dāng)對存儲裝置100執(zhí)行設(shè)定寫入操作時(shí)，根據(jù)發(fā)明構(gòu)思的實(shí)施例的行解碼器150的操作的圖。圖9A示出對第一區(qū)域RG〈1>中包括的至少一個(gè)存儲單元執(zhí)行設(shè)定寫入操作的情況，并且圖9B示出對第二區(qū)域RG〈2>中包括的至少一個(gè)存儲單元執(zhí)行設(shè)定寫入操作的情況。在本實(shí)施例中，行選擇開關(guān)單元21a至24a均包括至少兩個(gè)NMOS晶體管，即，第一 NMOS晶體管MNl和第二 NMOS晶體管MN2。第一 NMOS晶體管MNl連接到個(gè)體源極線SLO和SLl，而第二 NMOS晶體管麗2連接到公共源極線SCL。與設(shè)置在包括選擇的存儲單元的區(qū)域中的每條字線對應(yīng)的個(gè)體驅(qū)動(dòng)電壓(例如，設(shè)定寫入電壓或地電壓)可以施加到個(gè)體源極線SLO和SL1。這里，可以經(jīng)由電壓驅(qū)動(dòng)器提供設(shè)定寫入電壓或地電壓(參見圖8A)。
[0132]參照圖9A，對存儲單元MC_sel執(zhí)行設(shè)定寫入操作，其中，存儲單元MC_sel是存儲單元陣列110的第一區(qū)域RG〈1>中包括的存儲單元之一。相應(yīng)地，必須選擇第一字線WLl，因此，第一開關(guān)信號GSELl〈n>被激活至第一電壓VPPl的電壓電平，并且第二開關(guān)信號GSEL2〈n>被去激活至第三電壓VSS(例如，地電壓)的電壓電平。第一行選擇開關(guān)單元21a和第二行選擇開關(guān)單元22a的第一開關(guān)SWl被分別連接到第一源極線SLO和第二源極線SL1。設(shè)定寫入電壓VSET施加到第一源極線SL0，而地電壓VSS作為抑制電壓施加到第二源極線SLl。相應(yīng)地，設(shè)定寫入電壓VSET施加到第一字線WLl，地電壓VSS施加到第二字線WL2。另外，第一開關(guān)信號GSELl〈n+l>可以被去激活至第三電壓的電壓電平，第二開關(guān)信號GSEL2〈n+l>可以被激活至第二電壓VPP2的電壓電平。第三行選擇開關(guān)單元23a和第四行選擇開關(guān)單元24a的第二開關(guān)SW2連接到公共源極線CSL，地電壓VSS可以作為抑制電壓施加到公共極源線CSL。相應(yīng)地，地電壓VSS可以施加到第三字線WL3和第四字線WL4。用于提供設(shè)定電流Iset的設(shè)定電流源SCS連接到與選擇的存儲單元MC_sel連接的位線BLl，使得設(shè)定電流Iset流過選擇的存儲單元MC_sel以執(zhí)行設(shè)定寫入操作。
[0133]此外，如圖9A中所示，行選擇開關(guān)單元21a至24a均包括至少兩個(gè)晶體管麗I和麗2。為了正常地導(dǎo)通第一 NMOS晶體管麗I和第二 NMOS晶體管麗2，必須向第一 NMOS晶體管MNl和第二 NMOS晶體管MN2的各自的柵極端施加具有如下電壓電平的電壓，所述電壓電平等于或大于施加到第一 NMOS晶體管麗I和第二 NMOS晶體管麗2的各自的電壓電平與NMOS晶體管的閾值電壓Vth的總和。相應(yīng)地，第一電壓VPPl的電壓電平等于或大于設(shè)定寫入電壓的電壓電平與NMOS晶體管的閾值電壓Vth的電壓電平的總和，第二電壓VPP2的電壓電平等于或大于地電壓VSS的電壓電平與NMOS晶體管的閾值電壓Vth的電壓電平的總和。在一個(gè)實(shí)施例中，第二電壓VPP2的電壓電平可以高于第一電壓VPPl的電壓電平。此夕卜，第二電壓VPP2的電壓電平可以低于設(shè)定寫入電壓VSET。
[0134]參照圖9B，對存儲單元陣列110的第二區(qū)域RG〈2>中包括的存儲單元之中的一個(gè)存儲單元MC_sel執(zhí)行設(shè)定寫入操作。相應(yīng)地，必須選擇第三字線WL3，因此，第一開關(guān)信號GSELl〈n+l>被激活至第一電壓VPPl的電壓電平，第二開關(guān)信號GSEL2〈n+l>去激活至第三電壓(例如，地電壓VSS)的電壓電平。第三行選擇開關(guān)單元23a和第四行選擇開關(guān)單元24a的第一開關(guān)SWl分別連接到第一源極線SLO和第二源極線SLl，設(shè)定寫入電壓VSET可以施加到第一源極線SL0，地電壓VSS可以作為抑制電壓施加到第二源極線SL1。相應(yīng)地，設(shè)定寫入電壓VSET可以施加到第三字線WL3，地電壓VSS可以施加到第四字線WL4。另外，第一開關(guān)信號GSELl〈n>可以被去激活至地電壓VSS，并且第二開關(guān)信號GSEL2〈n>被激活至第二電壓VPP2的電壓電平。第一行選擇開關(guān)單元21a和第二行選擇開關(guān)單元22a的第二開關(guān)SW2連接到公共源極線CSL，地電壓VSS可以作為抑制電壓施加到公共源極線CSL。因此，地電壓VSS施加到第一字線WLl和第二字線WL2。提供設(shè)定電流Iset的設(shè)定電流源SCS連接到與選擇的存儲單元MC_sel連接的位線BL2。當(dāng)設(shè)定電流Iset流過選擇的存儲單元MC_sel時(shí)，執(zhí)行設(shè)定寫入操作。
[0135]圖10是用于描述當(dāng)對存儲裝置100執(zhí)行重置寫入操作時(shí)，根據(jù)發(fā)明構(gòu)思的實(shí)施例的行解碼器150的操作的圖。圖10示出對第一區(qū)域RG〈1>中包括的至少一個(gè)存儲單元執(zhí)行重置寫入操作的情況。
[0136]由于要選擇第一字線WLl，所以第一開關(guān)信號GSELl〈n>被激活至第一電壓VPPl的電壓電平，第二開關(guān)信號GSEL2〈n>被去激活至第三電壓(例如，地電壓)。第一行選擇開關(guān)單元21b和第二行選擇開關(guān)單元22b的第一開關(guān)SWl分別連接到第一源極線SLO和第二源極線SLl。地電壓VSS可以施加到第一源極線SLO，重置抑制電壓VUX_RESET可以作為抑制電壓施加到第二源極線SLl。重置抑制電壓VUX_RESET的電壓電平可以大于地電壓VSS的電壓電平并且可以小于重置電壓VRESET的電壓電平。地電壓VSS可以施加到第一字線WLl，重置抑制電壓VUX_RESET可以施加到第二字線WL2。另外，第一開關(guān)信號GSELl〈n+l>可以去激活至第三電壓，第二開關(guān)信號GSEL2〈n+l>可以被激活至第二電壓VPP2的電壓電平。第三行選擇開關(guān)單元23b和第四行選擇開關(guān)單元24b的第二開關(guān)SW2可以連接到公共源極線CSL，重置抑制電壓VUX_RESET可以作為抑制電壓施加到公共源極線CSL。相應(yīng)地，重置抑制電壓VUX_RESET可以施加到第三字線WL3和第四字線WL4。用于提供重置電流IRESEj9重置電流源SCS連接到與選擇的存儲單元MC_sel連接的位線BLl。因此，當(dāng)重置電流Ireset流過選擇的存儲單元MC_sel時(shí)，可以執(zhí)行重置寫入操作。
[0137]此外，為了正常地導(dǎo)通每個(gè)行選擇開關(guān)單元2 Ib至24b中包括的第一 NMOS晶體管麗I和第二 NMOS晶體管麗2，必須向第一 NMOS晶體管麗I和第二 NMOS晶體管麗2的柵極端施加具有如下電壓電平的電壓，所述電壓電平等于或大于施加到各第一 NMOS晶體管MNl和第二 NMOS晶體管麗2的電壓電平與NMOS晶體管的閾值電壓Vth的總和。相應(yīng)地，第一電壓VPPl的電壓電平等于或大于地電壓VSS的電壓電平與NMOS晶體管的閾值電壓Vth的電壓電平的總和，而第二電壓VPP2的電壓電平等于或大于重置抑制電壓VUX_RESET與NMOS晶體管的閾值電壓Vth的電壓電平的總和。在一個(gè)實(shí)施例中，第一電壓VPPl的電壓電平可以低于第二電壓VPP2的電壓電平。此外，第一電壓VPPl的電壓電平可以低于重置抑制電壓VUX_RESE的電壓電平。
[0138]圖11是用于描述對存儲裝置100執(zhí)行讀取操作的根據(jù)發(fā)明構(gòu)思的實(shí)施例的行解碼器150的操作的圖。圖11示出對第一區(qū)域RG〈1>中包括的至少一個(gè)存儲單元執(zhí)行讀取操作的情況。
[0139]參照圖11，對存儲單元陣列110的第一區(qū)域RG〈1>中包括的存儲單元之中的一個(gè)存儲單元MC_sel執(zhí)行讀取操作。由于要選擇第一字線WL1，所以第一開關(guān)信號GSELl〈n>被激活至第一電壓VPPl的電壓電平，第二開關(guān)信號GSEL2〈n>去激活至第三電壓(例如，地電壓VSS)。第一行選擇開關(guān)單元21c和第二行選擇開關(guān)單元22c的第一開關(guān)SWl分別連接到第一源極線SLO和第二源極線SL1，讀取電壓VREAD可以施加到第一源極線SL0，地電壓VSS可以作為抑制電壓施加到第二源極線SLl。在另一個(gè)實(shí)施例中，抑制電壓可以具有讀取電壓VREAD的電壓電平與地電壓VSS的電壓電平之間的電壓電平。讀取電壓VREAD施加到第一字線WLl，地電壓VSS施加到第二字線WL2。此外，第一開關(guān)信號GSELl〈n+l>被去激活至第三電壓，并且第二開關(guān)信號GSEL2〈n+l>被激活至第二電壓VPP2的電壓電平。第三行選擇開關(guān)單元23c和第四行選擇開關(guān)單元24c的第二開關(guān)SW2連接到公共源極線CSL，地電壓VSS可以作為抑制電壓施加到公共源極線CSL。相應(yīng)地，地電壓VSS可以施加到第三字線WL3和第四字線WL4。用于提供讀取電流Iread的讀取電流源RCS連接到與選擇的存儲單元MC_sel連接的位線BLl。讀取電路122檢測位線BLl的電壓電平或流過位線BLl的電流量，并且基于檢測的值感測數(shù)據(jù)，進(jìn)而執(zhí)行讀取操作。
[0140]此外，如附圖中所示，行選擇開關(guān)單元21c至24c的每個(gè)包括至少兩個(gè)NMOS晶體管麗I和麗2，即，第一 NMOS晶體管麗I和第二 NMOS晶體管麗2。此外，為了正常地導(dǎo)通第一 NMOS晶體管麗I和第二 NMOS晶體管麗2，將具有如下電壓電平的電壓施加到第一 NMOS晶體管麗I和第二NMOS晶體管麗2的柵極端，所述電壓電平等于或大于施加到各第一NMOS晶體管麗I和第二NMOS晶體管麗2的最大電壓電平與NMOS晶體管的閾值電壓Vth的總和。相應(yīng)地，第一電壓VPPl的電壓電平等于或大于讀取電壓READ的電壓電平與NMOS晶體管的閾值電壓Vth的電壓電平的總和，第二電壓VPP2的電壓電平等于或大于抑制電壓(即，地電壓VSS)的電壓電平與NMOS晶體管的閾值電壓Vth的電壓電平的總和。根據(jù)本實(shí)施例，第一電壓VPPl的電壓電平可以大于第二電壓VPP2的電壓電平，第二電壓VPP2的電壓電平可以低于讀取電壓VREAD的電壓電平。
[0141]圖12和圖13是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的行選擇開關(guān)單元的其他示例的電路圖。
[0142]參照圖12，行選擇開關(guān)單元21d包括至少兩個(gè)PMOS晶體管，S卩，第一 PMOS晶體管MPl和第二 PMOS晶體管MP2。第一 PMOS晶體管MPl響應(yīng)于第一開關(guān)信號GSELl〈n>而操作，第二 PMOS晶體管MP2響應(yīng)于第二開關(guān)信號GSEL2〈n>而操作。激活狀態(tài)下的第一開關(guān)信號GSELl<n>和第二開關(guān)信號GSEL2〈n>的電壓電平，可以基于施加到第一 PMOS晶體管MPl和第二 PMOS晶體管MP2的電壓VWLn和VCOM的電壓電平而確定，并且可以彼此不同。
[0143]參照圖13，行選擇開關(guān)單元21f包括至少兩個(gè)NMOS晶體管(即，第一 NMOS晶體管麗I和第二 NMOS晶體管麗2)和至少一個(gè)PMOS晶體管MPl。當(dāng)比較圖13的行選擇開關(guān)單元2If與圖9A的行選擇開關(guān)單元21a至24a時(shí)，圖13的行選擇開關(guān)單元2If還包括PMOS晶體管MPl。第一 NMOS晶體管麗I和第二 NMOS晶體管麗2并聯(lián)連接以作為傳輸柵極工作。第一開關(guān)信號GSELl〈n>施加到第一 NMOS晶體管MNl，并且第三開關(guān)信號GSELlB〈n>施加到第一 PMOS晶體管MPl。這里，第三開關(guān)信號GSELlB〈n>可以是第一開關(guān)信號GSELl〈n>的反向信號，即，電壓電平與第一開關(guān)信號GSELl〈n>相同而相位與第一開關(guān)信號GSELl〈n>相反的信號。
[0144]圖13的行選擇開關(guān)單元21f的其他結(jié)構(gòu)和操作與圖9A的行選擇開關(guān)單元21a至24a的結(jié)構(gòu)和操作相同，因此，這里省略其詳細(xì)的描述。
[0145]圖14是根據(jù)發(fā)明構(gòu)思的實(shí)施例的行解碼塊10的電路圖。
[0146]參照圖14，行解碼塊10包括邏輯門11、第一開關(guān)信號生成電路12和第二開關(guān)信號生成電路13。
[0147]邏輯門11基于行地址X_ADDR輸出邏輯信號，例如，邏輯高信號或邏輯低信號。
[0148]第一開關(guān)信號生成電路12基于第一電壓VPPl和第三電壓(例如，地電壓VSS)而操作，并且將從邏輯門11輸出的邏輯信號轉(zhuǎn)換為第一開關(guān)信號GSELl〈n>(模擬信號)。第一開關(guān)信號生成電路12包括第一電平移位器LSl和第一逆變器IVl。第一電平移位器LSl將邏輯信號的電壓電平移位至第一電壓VPPl或地電壓VSS的電壓電平。第一逆變器IVl是包括NMOS晶體管和PMOS晶體管的CMOS逆變器，并且基于來自第一電平移位器LSl的輸出信號來生成第一開關(guān)信號GSELl〈n>。第一電壓VPPl或地電壓VSS可以輸出為第一開關(guān)信號 GSELl〈n>。
[0149]第二開關(guān)信號生成單元13基于第二電壓VPP2和第三電壓(例如，地電壓VSS)而操作，并且將從邏輯門11輸出的邏輯信號轉(zhuǎn)換為第二開關(guān)信號GSEL2〈n>(模擬信號)。第二開關(guān)信號生成電路13包括第二電平移