技術(shù)總結(jié)
提供了一種包括nvSRAM單元的陣列的存儲器及其操作方法。每個nvSRAM單元包括易失性電荷存儲電路和非易失性電荷存儲電路，該非易失性電荷存儲電路包括確切地一個非易失性存儲器(NVM)元件、耦合至NVM元件的第一晶體管、耦合至NVM元件的第二晶體管以及第三晶體管，數(shù)據(jù)真值通過第一晶體管耦合至易失性電荷存儲電路，數(shù)據(jù)補碼通過第二晶體管耦合至易失性電荷存儲電路，NVM元件通過第三晶體管耦合至正電壓電源線(VCCT)。在一個實施方式中，第一晶體管耦合至NVM元件的第一節(jié)點，第二晶體管耦合至NVM元件的第二節(jié)點以及第三晶體管耦合在第一節(jié)點和VCCT之間。還公開了其它實施方式。

技術(shù)研發(fā)人員：約瑟夫·S·坦丁根;大衛(wèi)·斯蒂爾;杰西·J·希曼;賈亞特·阿肖克庫馬爾
受保護的技術(shù)使用者：賽普拉斯半導(dǎo)體公司
文檔號碼：201580052647
技術(shù)研發(fā)日：2015.10.20
技術(shù)公布日：2017.05.24