国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      碳化硅半導(dǎo)體器件及其制造方法

      文檔序號:8417671閱讀:332來源:國知局
      碳化硅半導(dǎo)體器件及其制造方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及一種碳化硅半導(dǎo)體器件及其制造方法,并且更加特別地,涉及一種能夠?qū)崿F(xiàn)改進(jìn)的開關(guān)特性的碳化硅半導(dǎo)體器件及其制造方法。
      【背景技術(shù)】
      [0002]近年來,碳化硅已經(jīng)作為用于諸如MOSFET(金屬氧化硅半導(dǎo)體場效應(yīng)晶體管)的半導(dǎo)體器件的材料被越來越多地采用,以便于允許半導(dǎo)體器件的更高的擊穿電壓、更低的損耗和在高溫環(huán)境中的使用等等。碳化硅是具有比已經(jīng)被傳統(tǒng)地和廣泛地用作用于半導(dǎo)體器件的材料的硅的帶隙更寬的帶隙的寬帶隙半導(dǎo)體。因此,通過采用碳化硅作為用于半導(dǎo)體器件的材料,能夠?qū)崿F(xiàn)半導(dǎo)體器件的更高的擊穿電壓、更低的導(dǎo)通電阻等等。當(dāng)在比由硅制成的半導(dǎo)體器件高的溫度環(huán)境下使用時,由碳化硅制成的半導(dǎo)體器件也具有呈現(xiàn)更少的性能退化的優(yōu)點。
      [0003]例如,BrettA.Hull et al.,“Performance of 60A, 1200V 4H_SiC DMOSFETs,,,Materials Science Forum,Vols.615-617,2009,pp749_752 (NPD I)公開包括被形成在碳化硅襯底上的n型漂移層、一對阱區(qū)和柵極絕緣膜的M0SFET。根據(jù)在本文獻(xiàn)中公開的MOSFET,在從漏極-源極電流是65A的導(dǎo)通狀態(tài)到漏極-源極電壓是750V的截止?fàn)顟B(tài)的切換時切換能量損耗是9mJ。
      [0004]引用列表
      [0005]非專利文獻(xiàn)
      [0006]NPD I:Brett A.Hull et al.,‘‘Performance of 60A, 1200V 4H_SiC DMOSFETs,,,Materials Science Forum, Vols.615-617,2009, pp749-752(NPD I)

      【發(fā)明內(nèi)容】

      [0007]技術(shù)問題
      [0008]為了改進(jìn)開關(guān)特性,需要減小碳化硅半導(dǎo)體器件的電容。該電容與被夾在電極之間的絕緣體的厚度成反比例。因此,通過增加?xùn)艠O絕緣膜的厚度能夠減小電容。然而,增加的柵極絕緣膜的厚度引起流過溝道的漏極電流的減小。
      [0009]已經(jīng)提出本發(fā)明以解決這樣的問題,并且本發(fā)明的目的是為了提供能夠?qū)崿F(xiàn)改進(jìn)的開關(guān)特性,同時抑制漏電流的減小的碳化硅半導(dǎo)體器件,和制造碳化硅半導(dǎo)體器件的方法。
      [0010]問題的解決方案
      [0011]本發(fā)明人基于下述發(fā)現(xiàn)進(jìn)行詳細(xì)的研宄并且得出本發(fā)明。首先,為了改進(jìn)開關(guān)特性,減小器件的電容是有效的。期待的是,減小器件的電容,特別地被夾在一對阱區(qū)之間的JFET(結(jié)場效應(yīng)晶體管)區(qū)與柵電極在柵極絕緣膜被插入其間的情況下相互面對的部分的電容(反向轉(zhuǎn)移電容)。
      [0012]為了減小在JFET區(qū)和柵電極之間的電容,增加在JFET區(qū)上的柵極絕緣膜的厚度是有效的。然而,被增加的整個柵極絕緣膜的厚度引起流過溝道的漏電流的值的減小。從而期待的是,增加JFET區(qū)上的柵極絕緣膜的厚度,同時保持在阱區(qū)上的柵極絕緣膜的小厚度。
      [0013]本發(fā)明人發(fā)現(xiàn),通過在JFET區(qū)上形成含硅材料并且氧化含硅材料,在JFET區(qū)上的柵極絕緣膜的厚度能夠被增加,同時在阱區(qū)上的柵極絕緣膜的小厚度被保持。諸如多晶硅的含硅材料比碳化硅更加容易地氧化。因此,通過在JFET區(qū)上形成含硅材料并且氧化含硅材料,并且氧化由碳化硅制成的阱區(qū)的表面,能夠使在JFET區(qū)上的柵極絕緣膜的厚度大于在阱區(qū)上的柵極絕緣膜的厚度。
      [0014]因此,根據(jù)本發(fā)明的制造碳化硅半導(dǎo)體器件的方法包括以下步驟。制備碳化硅襯底,該碳化硅襯底包括:第一雜質(zhì)區(qū),該第一雜質(zhì)區(qū)具有第一導(dǎo)電類型;阱區(qū),該阱區(qū)與第一雜質(zhì)區(qū)接觸并且具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型;以及第二雜質(zhì)區(qū),該第二雜質(zhì)區(qū)通過阱區(qū)與第一雜質(zhì)區(qū)分離并且具有第一導(dǎo)電類型。形成二氧化硅層,該二氧化硅層與第一雜質(zhì)區(qū)和阱區(qū)接觸。在二氧化硅層上形成柵電極。形成二氧化硅層的步驟包括以下步驟。在第一雜質(zhì)區(qū)上形成含硅材料。氧化含硅材料。氧化被夾在第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)之間的阱區(qū)的表面。二氧化硅層包括在第一雜質(zhì)區(qū)上的第一二氧化硅區(qū),和被夾在第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)之間的阱區(qū)上的第二二氧化硅區(qū)。假定第一二氧化硅區(qū)的厚度是第一厚度并且第二二氧化硅區(qū)的厚度是第二厚度,則第一厚度大于第二厚度。在本發(fā)明中,在第一雜質(zhì)區(qū)上形成含硅材料包括在諸如二氧化硅層的層被插入其間的情況下在第一雜質(zhì)區(qū)上形成含娃材料。
      [0015]根據(jù)本發(fā)明的制造碳化硅半導(dǎo)體器件的方法,第一二氧化硅區(qū)的厚度大于第二二氧化硅區(qū)的厚度。因此,能夠減小碳化硅半導(dǎo)體器件的電容,同時漏電流的減小被抑制。結(jié)果,碳化硅半導(dǎo)體器件的開關(guān)特性能夠被改進(jìn),同時漏電流中的減小被抑制。
      [0016]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,含硅材料包括多晶硅、非晶硅、以及非晶碳化硅中的一種。因此,能夠有效地使第一碳化硅區(qū)的厚度大于第二二氧化硅區(qū)的厚度。
      [0017]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,含硅材料的寬度小于第一雜質(zhì)區(qū)的寬度。因此,即使含硅材料在寬度方向上擴(kuò)張,也能夠使第一二氧化硅區(qū)的厚度大于第二二氧化硅區(qū)的厚度。
      [0018]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,第一二氧化硅區(qū)的碳濃度低于第二二氧化硅區(qū)的碳濃度。因此,第一二氧化硅區(qū)的絕緣性能能夠被改進(jìn),以從而改進(jìn)在施加反向電壓時的擊穿電壓。
      [0019]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,第一厚度是第二厚度的1.5倍或更大且5倍或更小。當(dāng)?shù)谝缓穸仁堑诙穸鹊?.5倍或更大時,能夠使在第一二氧化硅區(qū)中的碳濃度有效地低于第二二氧化硅區(qū)中的碳濃度。另一方面,當(dāng)?shù)谝缓穸仁堑诙穸鹊?倍或更小時,在被形成在第二二氧化硅區(qū)上的柵電極和被形成在第一二氧化硅區(qū)上的柵電極之間的高度差沒有變得太大,從而允許在沒有被隔離的情況下形成柵電極。
      [0020]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,在形成二氧化硅層的步驟中,氧化含硅材料的步驟和氧化阱區(qū)的表面的步驟被同時執(zhí)行。因此,能夠使第一厚度有效地大于第二厚度。
      [0021]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,在形成二氧化硅層的步驟中,在氧化阱區(qū)的表面的步驟之后執(zhí)行形成含硅材料的步驟。因此,用于阱區(qū)的表面的氧化溫度和用于含娃材料的氧化溫度能夠被獨立地調(diào)節(jié)。
      [0022]優(yōu)選地,在制造碳化硅半導(dǎo)體器件的方法中,在氧化含硅材料的步驟中的溫度低于在氧化阱區(qū)的表面的步驟中的溫度。因此,在沒有被熔化的情況下能夠氧化含硅材料。
      [0023]根據(jù)本發(fā)明的碳化硅半導(dǎo)體器件包括:碳化硅襯底、第二二氧化硅區(qū)、第二二氧化硅區(qū)、以及柵電極。碳化硅襯底包括:第一雜質(zhì)區(qū),該第一雜質(zhì)區(qū)具有第一導(dǎo)電類型;阱區(qū),該阱區(qū)與第一雜質(zhì)區(qū)接觸并且具有不同于第一導(dǎo)電類型的第二導(dǎo)電類型;以及第二雜質(zhì)區(qū),該第二雜質(zhì)區(qū)通過阱區(qū)與第一雜質(zhì)區(qū)分離并且具有第一導(dǎo)電類型。第一二氧化硅區(qū)被布置在第一雜質(zhì)區(qū)上。第二二氧化硅區(qū)被布置在被夾在第一雜質(zhì)區(qū)和第二雜質(zhì)區(qū)之間的阱區(qū)的表面上。柵電極被布置在第一二氧化硅區(qū)和第二二氧化硅區(qū)上。第一二氧化硅區(qū)的厚度大于第二二氧化硅區(qū)的厚度。在第一二氧化硅區(qū)中的碳濃度低于在第二二氧化硅區(qū)中的碳濃度。
      [0024]根據(jù)本發(fā)明的碳化硅半導(dǎo)體器件,第一二氧化硅區(qū)的厚度大于第二二氧化硅區(qū)的厚度。因此,碳化硅半導(dǎo)體器件的電容能夠被減小,同時漏電流的減小被抑制。結(jié)果,碳化硅半導(dǎo)體器件的開關(guān)特性能夠被改進(jìn),同時漏電流的減小被抑制。
      [0025]優(yōu)選地,在碳化硅半導(dǎo)體器件中,第一二氧化硅區(qū)的厚度是第二二氧化硅區(qū)的厚度的1.5倍或更大且5倍或更小。當(dāng)?shù)谝缓穸仁堑诙穸鹊?.5倍或更大時,能夠使在第一二氧化硅區(qū)中的碳濃度有效地低于第二二氧化硅區(qū)中的碳濃度。另一方面,當(dāng)?shù)谝缓穸仁堑诙穸鹊?倍或更小時,在被形成在第二二氧化硅區(qū)上的柵電極和被形成在第一二氧化硅區(qū)上的柵電極之間的高度差沒有變得太大,從而允許在沒有被隔離的情況下形成柵電極。
      [0026]本發(fā)明的有益效果
      [0027]從上面的描述中顯然的是,根據(jù)本發(fā)明,能夠提供能夠?qū)崿F(xiàn)改進(jìn)的開關(guān)特性,同時抑制漏電流的減小的碳化硅半導(dǎo)體器件,和制造碳化硅半導(dǎo)體器件的方法。
      【附圖說明】
      [0028]圖1是示意性示出根據(jù)本發(fā)明的第一實施例的碳化硅半導(dǎo)體器件的結(jié)構(gòu)的示意性的截面圖。
      [0029]圖2是示意性地示出根據(jù)本發(fā)明的第一實施例的制造碳化硅半導(dǎo)體器件的方法的流程圖。
      [0030]圖3是示意性地示出根據(jù)本發(fā)明的第一實施例的制造碳化硅半導(dǎo)體器件的方法的第一步驟的示意性的截面圖。
      [0031]圖4是示意性地示出根據(jù)本發(fā)明的第一實施例的制造碳化硅半導(dǎo)體器件的方法的第二步驟的示意性的截面圖。
      [0032]圖5是示意性地示出根據(jù)本發(fā)明的第一實施例的制造碳化硅半導(dǎo)體器件的方法的第三步驟的示意性的截面圖。
      [0033]圖6是示意性地示出根據(jù)本發(fā)明的第一實施例的制造碳化硅半導(dǎo)體器件的方法的第四步驟的示意性的截面圖。
      [0034]圖7是示意性地示出根據(jù)本發(fā)明的第一實
      當(dāng)前第1頁1 2 3 4 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1