1c和阱區(qū)13的表面1d被氧化。更加具體地，被暴露在第一雜質(zhì)區(qū)17、阱區(qū)13、第二雜質(zhì)區(qū)14以及ρ+區(qū)18處的碳化硅襯底10在氧氣氛中在約例如1300的溫度下被加熱約一個小時，以形成與第一雜質(zhì)區(qū)17、阱區(qū)13、第二雜質(zhì)區(qū)14以及ρ+區(qū)18接觸的第二二氧化硅區(qū)15b。第二二氧化硅區(qū)15b具有約例如50nm的厚度。
[0091]接下來，執(zhí)行含硅材料形成步驟(S30:圖9)。具體地，參考圖11，在被夾在一對阱區(qū)13之間的第一雜質(zhì)區(qū)17上形成含硅材料22，且第二二氧化硅區(qū)15b被插入其間。含硅材料22的材料和厚度與在第一實施例中描述的材料和厚度相似。
[0092]在形成含硅材料的步驟中，例如，通過將將多晶硅沉積在被形成在碳化硅襯底10的主表面1a上的第二二氧化硅區(qū)15b并且然后通過濕蝕刻或者干蝕刻對其進行圖案化，來將含硅材料22優(yōu)選地形成為僅保持在第一雜質(zhì)區(qū)17上。優(yōu)選地，被形成在第一雜質(zhì)區(qū)17的表面1c上的含硅材料的寬度W2(在平行于表面1c的方向中的距離)小于第一雜質(zhì)區(qū)的寬度Wl ( S卩，在一對阱區(qū)13之間的最短的距離)。例如，含硅材料22的厚度T4是約60nmo
[0093]接下來，執(zhí)行第一二氧化硅層形成步驟(S35:圖9)。具體地，被形成在碳化硅襯底10的第一雜質(zhì)區(qū)17上的含硅材料22被氧化。更加具體地，例如，進行熱處理，其中其上形成有含娃材料22的碳化娃襯底10被加熱至不小于約800°C并且不大于約1200°C，并且在氧氣氛中被保持約一個小時。因此，在碳化硅襯底10的第一雜質(zhì)區(qū)17上形成第三二氧化硅區(qū)15c，且第二二氧化硅區(qū)15b被插入其間。第三二氧化硅區(qū)15c的厚度T3約例如180nm。
[0094]如上所述，形成柵極絕緣膜15，其包括被布置在第一雜質(zhì)區(qū)17的表面1c上的第一二氧化硅區(qū)15a，和被布置在被夾在第一雜質(zhì)區(qū)17和第二雜質(zhì)區(qū)14之間的阱區(qū)13的表面1c上的第二二氧化硅區(qū)15b。第一二氧化硅區(qū)15a包括第四二氧化硅區(qū)15c和第四二氧化硅區(qū)15d。
[0095]假定第一二氧化硅區(qū)15a的厚度是第一厚度Tl并且第二氧化硅區(qū)15b的厚度是第二厚度T2，第一厚度Tl大于第二厚度T2。優(yōu)選地，第一二氧化硅區(qū)15a的厚度Tl是第二二氧化硅區(qū)15b的厚度T2的1.5倍或更大和5倍或更小，并且更加優(yōu)選地3倍或更大和5倍或更小。第一二氧化硅區(qū)15a的碳濃度低于第二二氧化硅區(qū)15b的碳濃度。
[0096]第二二氧化硅區(qū)15c的寬度W3可以大于含硅材料的寬度W2。優(yōu)選地，第三二氧化區(qū)15c的寬度W3等于或者小于第一雜質(zhì)區(qū)17的寬度Wl。
[0097]接下來，以與在第一實施例中描述的方法相似的方法執(zhí)行氮退火步驟、柵電極形成步驟(S40:圖9)和歐姆電極形成步驟(S50:圖9)。然后，源極線19被形成為包圍層間絕緣膜21并且與源極接觸電極16接觸。另外，由例如Al制成的焊盤電極23被形成為與漏電極20接觸。遵循上述過程完成根據(jù)本實施例的MOSFET I (參見圖8)。
[0098]注意的是，第二實施例中的制造MOSFET I的方法中還沒有被描述的步驟中的條件等等與第一實施例中的制造MOSFET I的方法中的相似。
[0099]現(xiàn)在描述根據(jù)本實施例的MOSFET I及其制造方法的功能和作用。
[0100]根據(jù)本實施例的制造MOSFET I的方法，在形成二氧化硅層的步驟中，在氧化阱區(qū)13的表面1d的步驟之后執(zhí)行形成含硅材料22的步驟。因此，能夠獨立地調(diào)節(jié)用于阱區(qū)13的表面1d的氧化溫度和用于含硅材料22的氧化溫度。
[0101]此外，根據(jù)本實施例的制造MOSFET I的方法，在氧化含硅材料22的步驟中的溫度低于在氧化阱區(qū)13的表面1d的步驟中的溫度。因此，能夠在沒有被熔化的情況下氧化含硅材料22。
[0102]應(yīng)當(dāng)理解，在此公開的實施例在任何方面是說明性的并且是非限制性的。本發(fā)明的范圍由權(quán)利要求項的范圍而不是在上面的描述來限定，并且旨在包括等效于權(quán)利要求項的范圍內(nèi)的意義和范圍的任何修改。
[0103]附圖標記列表
[0104]I:MOSFET ; 10碳化硅襯底；1a主表面；1b第二主表面；10c，1d表面；11基底襯底；12漂移層；13阱區(qū)；14第二雜質(zhì)區(qū)；15柵極絕緣膜(二氧化硅層)；15a第一二氧化硅區(qū)；15b第二二氧化硅區(qū)；15c第三二氧化硅區(qū)；15d第四二氧化硅區(qū)；16源極接觸電極；17第一雜質(zhì)區(qū)(JFET區(qū))；18p+區(qū)；19源極線；20漏電極；21層間絕緣膜；22含硅材料；23焊盤電極；27柵電極；CH溝道區(qū)；T1第一厚度；T2第二厚度；W1、W2、W3寬度。
【主權(quán)項】
1.一種制造碳化硅半導(dǎo)體器件的方法，包括以下步驟: 制備碳化硅襯底，所述碳化硅襯底包括:第一雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型；阱區(qū)，所述阱區(qū)與所述第一雜質(zhì)區(qū)接觸并且具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型；以及第二雜質(zhì)區(qū)，所述第二雜質(zhì)區(qū)通過所述阱區(qū)與所述第一雜質(zhì)區(qū)分離并且具有所述第一導(dǎo)電類型； 形成二氧化硅層，所述二氧化硅層與所述第一雜質(zhì)區(qū)和所述阱區(qū)接觸；以及 在所述二氧化硅層上形成柵電極， 形成二氧化硅層的所述步驟包括以下步驟: 在所述第一雜質(zhì)區(qū)上形成含硅材料， 氧化所述含硅材料，以及 氧化被夾在所述第一雜質(zhì)區(qū)和所述第二雜質(zhì)區(qū)之間的所述阱區(qū)的表面， 所述二氧化硅層包括在所述第一雜質(zhì)區(qū)上的第一二氧化硅區(qū)，以及被夾在所述第一雜質(zhì)區(qū)和所述第二雜質(zhì)區(qū)之間的所述阱區(qū)上的第二二氧化硅區(qū)， 假定所述第一二氧化硅區(qū)的厚度是第一厚度并且所述第二二氧化硅區(qū)的厚度是第二厚度，則所述第一厚度大于所述第二厚度。
2.根據(jù)權(quán)利要求1所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述含硅材料包括多晶硅、非晶硅、以及非晶碳化硅中的一種。
3.根據(jù)權(quán)利要求1或2所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述含硅材料的寬度小于所述第一雜質(zhì)區(qū)的寬度。
4.根據(jù)權(quán)利要求1至3中的任一項所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述第一二氧化硅區(qū)中的碳濃度低于所述第二二氧化硅區(qū)中的碳濃度。
5.根據(jù)權(quán)利要求1至4中的任一項所述的制造碳化硅半導(dǎo)體器件的方法，其中 所述第一厚度是所述第二厚度的1.5倍或更大且5倍或更小。
6.根據(jù)權(quán)利要求1至5中的任一項所述的制造碳化硅半導(dǎo)體器件的方法，其中 在形成二氧化硅層的所述步驟中，氧化所述含硅材料的所述步驟和氧化所述阱區(qū)的表面的所述步驟同時執(zhí)行。
7.根據(jù)權(quán)利要求1至5中的任一項所述的制造碳化硅半導(dǎo)體器件的方法，其中 在形成二氧化硅層的所述步驟中，在氧化所述阱區(qū)的表面的所述步驟之后執(zhí)行形成含娃材料的所述步驟。
8.根據(jù)權(quán)利要求7所述的制造碳化硅半導(dǎo)體器件的方法，其中 在氧化所述含硅材料的所述步驟中的溫度低于在氧化所述阱區(qū)的表面的所述步驟中的溫度。
9.一種碳化娃半導(dǎo)體器件，包括碳化娃襯底，所述碳化娃襯底包括:第一雜質(zhì)區(qū)，所述第一雜質(zhì)區(qū)具有第一導(dǎo)電類型；阱區(qū)，所述阱區(qū)與所述第一雜質(zhì)區(qū)接觸并且具有不同于所述第一導(dǎo)電類型的第二導(dǎo)電類型；以及第二雜質(zhì)區(qū)，所述第二雜質(zhì)區(qū)通過所述阱區(qū)與所述第一雜質(zhì)區(qū)分離并且具有所述第一導(dǎo)電類型，所述碳化硅半導(dǎo)體器件進一步包括: 第一二氧化硅區(qū)，所述第一二氧化硅區(qū)被布置在所述第一雜質(zhì)區(qū)上； 第二二氧化硅區(qū)，所述第二二氧化硅區(qū)被布置在被夾在所述第一雜質(zhì)區(qū)和所述第二雜質(zhì)區(qū)之間的所述阱區(qū)的表面上；以及 柵電極，所述柵電極被布置在所述第一二氧化硅區(qū)和所述第二二氧化硅區(qū)上， 所述第一二氧化硅區(qū)的厚度大于所述第二二氧化硅區(qū)的厚度， 所述第一二氧化硅區(qū)中的碳濃度低于所述第二二氧化硅區(qū)中的碳濃度。
10.根據(jù)權(quán)利要求9所述的碳化硅半導(dǎo)體器件，其中 所述第一二氧化硅區(qū)的厚度是所述第二二氧化硅區(qū)的厚度的1.5倍或更大且5倍或更小。
【專利摘要】提供了一種碳化硅襯底(10)，包括第一雜質(zhì)區(qū)(17)、阱區(qū)(13)、以及通過阱區(qū)(13)與第一雜質(zhì)區(qū)(17)分離的第二雜質(zhì)區(qū)(14)。二氧化硅層(15)被形成為與第一雜質(zhì)區(qū)(17)和阱區(qū)(14)接觸。柵電極(27)被形成在二氧化硅層(15)上。含硅材料(22)被形成在第一雜質(zhì)區(qū)(17)上。含硅材料(22)被氧化。二氧化硅層(15)包括第一雜質(zhì)區(qū)(17)上的第一二氧化硅區(qū)(15a)和阱區(qū)(13)上的第二二氧化硅區(qū)(15b)。第一二氧化硅區(qū)(15a)的厚度大于第二二氧化硅區(qū)(15b)的厚度(T2)。因此，能夠提供能夠?qū)崿F(xiàn)改進的開關(guān)特性并且抑制漏電流的減小的碳化硅半導(dǎo)體器件及其制造方法。
【IPC分類】H01L21-336, H01L29-12, H01L29-78
【公開號】CN104737292
【申請?zhí)枴緾N201380055289
【發(fā)明人】日吉透, 齋藤雄
【申請人】住友電氣工業(yè)株式會社
【公開日】2015年6月24日
【申請日】2013年10月8日
【公告號】EP2927960A1, WO2014083943A1