內(nèi)連線571與572位于第一金屬墊560的第一側(cè)且不接觸第一金屬墊560。金屬凸塊551在芯片510的垂直方向(例如圖6所示垂直方向Z)至少部分重疊于第一金屬墊560以及至少部分重疊于第二金屬內(nèi)連線571與572。此可為凸塊在主動(dòng)區(qū)上(Bump OnActive,簡(jiǎn)稱:Β0Α)設(shè)計(jì)。保護(hù)層520配置于金屬凸塊551與第二金屬內(nèi)連線571與572之間。舉例而言(但不以此為限)，第二金屬內(nèi)連線571與572的寬度各自可為0.1 μπι?40 μπι。第二金屬內(nèi)連線571的邊緣至第一金屬墊560的邊緣的距離可大于0.1 μπι。
[0169]綜上所述，本實(shí)施例所述集成電路500通過縮小第二開孔522，也即有效減少第一金屬墊560面積，使得金屬凸塊551下方可擺放第二金屬內(nèi)連線571與572，提高最上層金屬層(top metal layer)繞線面積，以利金屬內(nèi)連線的繞線設(shè)計(jì)。
[0170]圖7是本發(fā)明又一實(shí)施例說明一種集成電路700布局結(jié)構(gòu)的俯視不意圖。圖8是本發(fā)明實(shí)施例說明沿圖7所示剖面線E-F繪制集成電路700的剖面示意圖。請(qǐng)參照?qǐng)D7與圖8，集成電路700包括芯片710、保護(hù)層720、第一金屬內(nèi)連線730、路由線740、黏合層741、壓合區(qū)750以及第一金屬墊760。壓合區(qū)750包括金屬凸塊751、路由層752以及黏合層753。圖7與圖8所示芯片710、保護(hù)層720、第一金屬內(nèi)連線730、路由線740、黏合層741、壓合區(qū)750、金屬凸塊751、路由層752、黏合層753以及第一金屬墊760可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示芯片210、保護(hù)層220、第一金屬內(nèi)連線230、路由線240、黏合層241、壓合區(qū)250、金屬凸塊251、路由層252、黏合層253以及第一金屬墊260的相關(guān)說明，故不再贅述。
[0171]在本實(shí)施例中(但不限于此)，保護(hù)層720具有第一開孔721與第二開孔722。圖7與圖8所示第一開孔721與第二開孔722可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示第一開孔221與第二開孔222的相關(guān)說明。路由線740的第一端通過保護(hù)層720的第一開孔721通過黏合層741電性連接第一金屬內(nèi)連線730的第一端。路由層752通過保護(hù)層720的第二開孔722通過黏合層753電性連接第一金屬墊760。
[0172]在圖7與圖8所示實(shí)施例中，集成電路700還包括第二金屬內(nèi)連線771、第二金屬內(nèi)連線772與第二金屬墊780，而壓合區(qū)750還包括黏合層754。圖7與圖8所示第二金屬內(nèi)連線771與772可以參照?qǐng)D5與圖6所示第二金屬內(nèi)連線571與572的相關(guān)說明。第二金屬墊780可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示第一金屬墊260的相關(guān)說明。第二金屬墊780配置于保護(hù)層720下且在第一金屬墊760的第一側(cè)。第二金屬內(nèi)連線771與772配置于第一金屬墊760與第二金屬墊780之間。金屬凸塊751沿芯片710的垂直方向(例如圖8所示垂直方向Z)至少部分重疊于第二金屬墊780。保護(hù)層720還具有第三開孔723。第二金屬墊780至少一部分位于第三開孔723下，以及金屬凸塊751通過保護(hù)層720的第三開孔723通過黏合層754電性連接第二金屬墊780。
[0173]圖9是本發(fā)明又一實(shí)施例說明一種集成電路900布局結(jié)構(gòu)的俯視不意圖。圖10是本發(fā)明實(shí)施例說明沿圖9所示剖面線G-H繪制集成電路900的剖面示意圖。請(qǐng)參照?qǐng)D9與圖10，集成電路900包括芯片910、保護(hù)層920、第一金屬內(nèi)連線930、路由線940、黏合層941、壓合區(qū)950、第二金屬內(nèi)連線971、第二金屬內(nèi)連線972、第一金屬墊960以及第二金屬墊980。壓合區(qū)950包括金屬凸塊951、路由層952、黏合層953以及黏合層954。圖9與圖10所示芯片910、保護(hù)層920、第一金屬內(nèi)連線930、路由線940、黏合層941、壓合區(qū)950、金屬凸塊951、路由層952、黏合層953、黏合層954以及第一金屬墊960可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示芯片210、保護(hù)層220、第一金屬內(nèi)連線230、路由線240、黏合層241、壓合區(qū)250、金屬凸塊251、路由層252、黏合層253以及第一金屬墊260的相關(guān)說明，故不再贅述。圖9與圖10所示第二金屬內(nèi)連線971、第二金屬內(nèi)連線972、第一金屬墊960、第二金屬墊980、金屬凸塊951以及路由層952可以參照?qǐng)D7與圖8所示第二金屬內(nèi)連線771、第二金屬內(nèi)連線772、第一金屬墊760、第二金屬墊780、金屬凸塊751以及路由層752的相關(guān)說明。
[0174]在圖9與圖10所示實(shí)施例中(但不限于此)，保護(hù)層920具有第一開孔921、第二開孔922與第三開孔923。圖9與圖10所示第一開孔921、第二開孔922與第三開孔923可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示第一開孔221與第二開孔222的相關(guān)說明。路由線940的第一端通過保護(hù)層920的第一開孔921通過黏合層941電性連接第一金屬內(nèi)連線930的第一端。路由層952通過保護(hù)層920的第二開孔922通過黏合層953電性連接第一金屬墊960。路由層952也通過保護(hù)層920的第三開孔923通過黏合層954電性連接第一金屬墊960。路由層952與第二金屬墊980之間的保護(hù)層920不具有開孔。
[0175]圖11是本發(fā)明再一實(shí)施例說明一種集成電路1100布局結(jié)構(gòu)的俯視不意圖。集成電路1100包括第一金屬內(nèi)連線1130、路由線1140、金屬凸塊1151、路由層1152、第一金屬墊1160、第二金屬內(nèi)連線1171、第二金屬內(nèi)連線1172以及第二金屬墊1180。圖11所示集成電路1100可以參照?qǐng)D9與圖10所示集成電路900的相關(guān)說明而類推之，故不再贅述。
[0176]在圖11所示實(shí)施例中(但不限于此)，保護(hù)層具有第一開孔1121、第二開孔1122與第三開孔1123。圖11所示第一開孔1121、第二開孔1122與第三開孔1123可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示第一開孔221與第二開孔222的相關(guān)說明。路由線1140的第一端通過保護(hù)層的第一開孔1121電性連接第一金屬內(nèi)連線1130的第一端。路由層1152通過保護(hù)層的第二開孔1122與第三開孔1123電性連接第一金屬墊1160。路由層1152與第二金屬墊1180之間的保護(hù)層不具有開孔。
[0177]圖12是本發(fā)明另一實(shí)施例說明一種集成電路1200布局結(jié)構(gòu)的俯視示意圖。圖13是本發(fā)明實(shí)施例說明沿圖12所示剖面線1-J繪制集成電路1200的剖面示意圖。請(qǐng)參照?qǐng)D12與圖13，集成電路1200包括芯片1210、保護(hù)層1220、第一金屬內(nèi)連線1230、路由線1240、黏合層1241、壓合區(qū)1250以及第一金屬墊1260。壓合區(qū)1250包括金屬凸塊1251以及路由層1252。圖12與圖13所示芯片1210、保護(hù)層1220、第一金屬內(nèi)連線1230、路由線1240、黏合層1241、壓合區(qū)1250、金屬凸塊1251、路由層1252以及第一金屬墊1260可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所示芯片210、保護(hù)層220、第一金屬內(nèi)連線230、路由線240、黏合層241、壓合區(qū)250、金屬凸塊251、路由層252以及第一金屬墊260的相關(guān)說明，故不再贅述。
[0178]在圖12與圖13所示實(shí)施例中(但不限于此)，保護(hù)層具有第一開孔1221。圖12所不第一開孔1221可以參照?qǐng)D1、圖2、圖3A?3C與圖4A?4C所不第一開孔221的相關(guān)說明。路由線1240的第一端通過保護(hù)層1220的第一開孔1221通過黏合層1241電性連接第一金屬內(nèi)連線1230的第一端。
[0179]路由層1252與第一金屬墊1260之間的保護(hù)層1220不具有開孔。第一金屬墊1260配置于保護(hù)層1220下。在芯片1210的垂直方向，壓合區(qū)1250在第一金屬墊1260上方。壓合區(qū)1250的路由層1252配置于保護(hù)層1220上，并且路由層1252電性連接路由線1240。金屬凸塊1251配置于保護(hù)層1220上，并且配置于路由層1252上。金屬凸塊1251可做為假凸塊(du_y bump)，以平衡壓合力矩比，以及改善壓合時(shí)集成電路翹曲(IC Warpage)現(xiàn)象。集成電路翹曲現(xiàn)象在薄化集成電路(例如集成電路厚度5 200 μm)更易顯現(xiàn)。
[0180]圖14是本發(fā)明又一實(shí)施例說明一種集成電路1400布局結(jié)構(gòu)的俯視不意圖。圖15是本發(fā)明實(shí)施例說明沿圖14所示剖面線K-L繪制集成電路1400的剖面示意圖。請(qǐng)參照?qǐng)D14與圖15，集成電路1400包括芯片1410、保護(hù)層1420、第一金屬內(nèi)連線1430、路由線1440、黏合層1441、壓合區(qū)1450、第一金屬墊1460、第二金屬墊1480、第二金屬內(nèi)連線1471以及第二金屬內(nèi)連線1472。壓合區(qū)1450包括金屬凸塊1451以及路由層1452。圖14與圖15所示芯片1410、保