關(guān)或等同材料)。
[0016]在一些實(shí)施方案中，掩蔽層47可形成為覆蓋半導(dǎo)體材料的區(qū)域11的主表面18。半導(dǎo)體材料的區(qū)域11還可包括主表面19，其相對主表面18。在一個實(shí)施方案中，掩蔽層47可包括電介質(zhì)膜或抵抗用于形成后面描述的溝槽結(jié)構(gòu)的蝕刻化學(xué)的膜。在一個實(shí)施方案中，掩蔽層47可包括一個以上的層，其包括例如熱氧化物形成的約0.030微米的介電層471、氮化硅形成的約0.2微米的介電層472和沉積氧化物形成的約0.1微米的介電層473。
[0017]開口 58然后可形成于掩蔽層47中。在一個實(shí)施方案中，光致抗蝕劑和蝕刻工藝可用于形成開口 58。在一些實(shí)施方案中，開口 58可具有約1.0微米至約1.5微米的寬度。在一些實(shí)施方案中，開口 58之間的初始間隔可以是約1.2微米至約2.0微米。
[0018]在開口 58形成之后，多區(qū)域半導(dǎo)體層14的區(qū)段可被去除以形成從主表面18延伸的溝槽221。以舉例的方式，可使用碳氟化合物化學(xué)或氟化化學(xué)(例如，SF6/02)的等離子體蝕刻技術(shù)或如本領(lǐng)域的普通技術(shù)人員已知的其它化學(xué)或去除技術(shù)來蝕刻溝槽221。根據(jù)本實(shí)施方案，溝槽221可形成溝槽結(jié)構(gòu)的第一部分或部分，其將在圖4中開始被指定為溝槽結(jié)構(gòu)22。在一個實(shí)施方案中，溝槽221可具有約1.0微米至約1.2微米的深度220或不同深度。根據(jù)本實(shí)施方案，溝槽221可具有在裝置10的主體區(qū)域的深度下延伸約0.2微米至約0.5微米的深度220，這將在后面描述。
[0019]圖2示出在額外處理之后的裝置10的部分剖面圖。在可選的步驟中，犧牲層(未示出)可鄰接溝槽221的表面而形成。以舉例的方式，可形成熱氧化硅層。接下來，可使用例如蝕刻工藝去除犧牲層和介電層473。材料層261然后可沿溝槽221的表面形成。在一個實(shí)施方案中，層261可以是一種或多種電介質(zhì)或絕緣材料。以舉例的方式，層261可以是約0.1微米的濕或熱氧化物層。多區(qū)域半導(dǎo)體層14的部分可在層261的形成過程中被消耗。應(yīng)理解，可使用不同厚度的層261。在一些實(shí)施方案中，層261可以是一種沉積的介電材料或者可以是多種沉積的介電材料。
[0020]圖3示出進(jìn)一步處理之后的裝置10的部分剖面圖。介電層262可沿層261和層471和472的側(cè)壁而形成。在一些實(shí)施方案中，介電層262可以是氮化物層，并且可具有約0.07微米的厚度。在替代實(shí)施方案中，結(jié)晶半導(dǎo)體層(諸如未摻雜的多晶硅層)可形成于層262和261之間。接下來，各向異性干法蝕刻可用于從溝槽221的下表面去除層262和261的部分以形成開口 580，其可暴露多區(qū)域半導(dǎo)體層14的區(qū)段。在開口 580形成之后，多區(qū)域半導(dǎo)體層14的區(qū)段可被去除以形成如圖4所示的從溝槽221延伸的溝槽222。以舉例的方式，可使用碳氟化學(xué)或氟化化學(xué)(例如，SF6/02)的等離子體蝕刻技術(shù)或如本領(lǐng)域的普通技術(shù)人員已知的其它化學(xué)或去除技術(shù)來蝕刻溝槽222。根據(jù)本實(shí)施方案，溝槽222可形成溝槽結(jié)構(gòu)或多部分溝槽22的第二部分或部分。在一個實(shí)施方案中，溝槽222可具有約2.0微米至約3.0微米的深度224。在一個實(shí)施方案中，溝槽結(jié)構(gòu)22可具有約3.0微米至約4.2微米的累積深度。根據(jù)本實(shí)施方案，相比于相關(guān)裝置，溝槽結(jié)構(gòu)22的累積深度可減少約50%，這有利地減少了裝置10的Cm性能。根據(jù)本實(shí)施方案，溝槽22至少部分地延伸到結(jié)點(diǎn)阻擋區(qū)域141中。根據(jù)本實(shí)施方案，溝槽結(jié)構(gòu)22可被構(gòu)造為用于形成于例如有源區(qū)域102內(nèi)的裝置10的柵電極溝槽和屏蔽電極溝槽的組合。
[0021]圖5示出額外處理之后的裝置10的部分剖面圖。在可選的步驟中，犧牲層(未示出)可鄰接溝槽222的表面而形成。以舉例的方式，形成約0.1微米厚的熱氧化硅層。接下來，可使用例如蝕刻工藝去除犧牲層。一層或多層材料264然后可沿溝槽222的表面形成。在一個實(shí)施方案中，層264可以是一種或多種電介質(zhì)或絕緣材料。以舉例的方式，層264可以是約0.3微米至約0.5微米的熱氧化物層。多區(qū)域半導(dǎo)體層14的部分可在熱氧化物的形成過程中被消耗。在一個實(shí)施方案中，層264的厚度大于層261。在一個實(shí)施方案中，層264可以是多層相似或不同材料，諸如熱和沉積的介電或絕緣材料。根據(jù)本實(shí)施方案，由于由所描述的形成方法產(chǎn)生的溝槽結(jié)構(gòu)22的結(jié)構(gòu)屬性，槽口 265、凹槽265或溝道265形成于鄰近或鄰接從層261到層264的過渡的溝槽結(jié)構(gòu)22的側(cè)壁表面中。具體而言，溝槽結(jié)構(gòu)22包括具有一般如圖5中所示的朝向溝槽結(jié)構(gòu)22的內(nèi)部分基本上向內(nèi)定向的槽口 265的側(cè)壁輪廓，且槽口 265可被放置在鄰近主體區(qū)域(例如，圖8中描述的區(qū)域31)的下表面處。在一個實(shí)施方案中，槽口 265具有V形的剖面圖。應(yīng)理解，槽口 265可以是其它形狀，包括本領(lǐng)域的普通技術(shù)人員已知的圓形或角形的形狀或其它形狀。
[0022]在一些實(shí)施方案中，槽口 265的形狀和放置可由層264的厚度和/或用于形成層264的工藝來修改。例如，相比溝槽221，較厚層264可增加溝槽222的寬度且可制成槽口265的非均勻形狀(即，鄰接層264的側(cè)面可長于鄰接層261的側(cè)面)。已經(jīng)通過實(shí)驗(yàn)觀察至IJ，在一些實(shí)施方案中優(yōu)選的是，槽口 265的側(cè)面的長度基本相等。在一些實(shí)施方案中，溝槽結(jié)構(gòu)22具有接近主表面18的第一寬度和溝槽222的下部分中的第二寬度，其中第一寬度和第二寬度基本相等。
[0023]在一個實(shí)施方案中，然后可使用濕法蝕刻工藝(諸如磷酸蝕刻工藝)去除層262和472。在一些實(shí)施方案中，材料層可形成為覆蓋主表面18和沿層261和264形成于溝槽結(jié)構(gòu)22內(nèi)。在一個實(shí)施方案中，材料層可以是結(jié)晶半導(dǎo)體材料、導(dǎo)電材料或其組合。在一個實(shí)施方案中，材料層可以是摻雜的多晶硅。在一個實(shí)施方案中，多晶硅可摻雜有η型摻雜劑，諸如磷或砷。在隨后的步驟中，材料層可被平坦化以形成如一般在圖6中所示的溝槽結(jié)構(gòu)22內(nèi)的中間結(jié)構(gòu)1021。在一個實(shí)施方案中，化學(xué)機(jī)械平坦化(CMP)技術(shù)可用于平坦化步驟。當(dāng)材料層包括結(jié)晶半導(dǎo)體材料時，材料層可在平坦化之前或之后被熱處理以退火、活化和/或擴(kuò)散存在于結(jié)晶半導(dǎo)體材料中的任何摻雜劑材料。
[0024]圖7示出額外處理之后的裝置10的部分剖面圖。例如，中間結(jié)構(gòu)1021可進(jìn)一步凹陷入溝槽結(jié)構(gòu)22內(nèi)以形成屏蔽電極21。作為實(shí)例，當(dāng)屏蔽電極21包括結(jié)晶半導(dǎo)體材料時，基于氟或氯的化學(xué)的干法蝕刻可用于凹陷步驟。根據(jù)本實(shí)施方案，屏蔽電極21被凹陷入溝槽222內(nèi)。在其它實(shí)施方案中，如將在后面描述的被凹陷入溝槽221內(nèi)。
[0025]在一個實(shí)施方案中，層471的部分和層261的上部分或暴露部分可在后續(xù)步驟中去除。在另一實(shí)施方案中，層261的上部分或暴露部分或其部分和層471的部分可留在原處。在一些實(shí)施方案中，層471可被去除且層261的所有或一部分可留在原處，且介電層然后可沿溝槽結(jié)構(gòu)22的上側(cè)壁部分227形成。在一個實(shí)施方案中，介電層也可形成為覆蓋屏蔽電極21。介電層(連同任何下層(多個))沿溝槽22的上側(cè)壁表面227形成柵極層或柵極介電層26和覆蓋屏蔽電極21的電極間介電層27。柵極層26和電極間介電層27可以是氧化物、氮化物、五氧化鉭、二氧化鈦、鈦酸鋇鍶、高k介電材料、它們的組合或本領(lǐng)域的普通技術(shù)人員已知的其它相關(guān)或等同材料。在一個實(shí)施方案中，柵極層26和電極間介電層27可以是氧化硅。在一個實(shí)施方案中，柵極層26的厚度可從約0.04微米至約0.1微米，且電極間介電層27的厚度可大于柵極層26的厚度，在一些實(shí)施方案中，層264的厚度可大于柵極層26和電極間介電層27的厚度。
[0026]圖8示出進(jìn)一步處理之后的裝置10的部分剖面圖。材料層可形成為覆蓋主表面18和在溝槽結(jié)構(gòu)22內(nèi)。在一個實(shí)施方案中，材料層可以是結(jié)晶半導(dǎo)體材料、導(dǎo)電材料或其組合。在一個實(shí)施方案中，材料層可以是摻雜的多晶娃。在一個實(shí)施方案中，多晶娃可摻雜有η型摻雜劑，諸如磷或砷。隨后，可使用介電層471作為停止層來使材料層平坦化。在一個實(shí)施方案中，CMP工藝可用于平坦化步驟。平坦化步驟可用于在溝槽結(jié)構(gòu)22內(nèi)形成柵電極28，如圖8中所示。
[0027]在一個實(shí)施方案中，主體、基部或摻雜區(qū)域31可被形成為從鄰近溝槽結(jié)構(gòu)22的主表面18延伸到多區(qū)域半導(dǎo)體層14中。主體區(qū)域31可具有與多區(qū)域半導(dǎo)體層14的導(dǎo)電類型相反的導(dǎo)電類型。在一個實(shí)施方案中，主體區(qū)域31可具有p型導(dǎo)電性且可使用例如硼摻雜劑源而形成。主體區(qū)域31具有適合于形成作為裝置10的導(dǎo)電溝道或溝道區(qū)域45 (例如在圖10中示出)操作的反型層的摻雜劑濃度。主體區(qū)域31可從主表面18延伸到例如從約0.7微米至約1.0微米的深度。在一些實(shí)施方案中，主體區(qū)域31可從主表面18延伸到接近槽口 265的深度。據(jù)觀察，槽口 265可用于減小主體區(qū)域31和電荷平衡區(qū)域142之間的結(jié)點(diǎn)的邊緣附近的電場積聚，這有助于裝置10中的BVDSS和UIS性能。在其它實(shí)施方案中，主體區(qū)域31被放置在多區(qū)域半導(dǎo)體層14內(nèi)使得槽口 265被放置在接近其中電場減少或控制是優(yōu)選的預(yù)定位置處。在一個實(shí)施方案中，槽口 265處于從主體區(qū)域31到多區(qū)域半導(dǎo)體層14的摻雜過渡下方，如通過延伸電阻探針或本領(lǐng)域的普通技術(shù)人員已知的其它步驟所觀察到的。在一個實(shí)施方案中，從主體區(qū)域31到多區(qū)域半導(dǎo)體層14的摻雜過渡處于槽口 265上方，如圖8中所示。在優(yōu)選實(shí)施方案中，主體區(qū)域31的下部分在槽口 265上方的約0.1微米至約0.2微米處。應(yīng)理解，主體區(qū)域31可在早期制造階段(例如，在溝槽22形成之前)形成?？墒褂脫诫s技術(shù)(諸如離子植