入和退火技術(shù))形成主體區(qū)域31。
[0028]圖9示出額外處理之后的裝置10的部分剖面圖。在隨后的步驟中，掩蔽層(未示出)可形成為覆蓋主表面18的部分。在一個實施方案中，源極區(qū)域、導(dǎo)電區(qū)域或載流區(qū)域33可形成于主體區(qū)域31內(nèi)、中或覆蓋主體區(qū)域31且可從主表面18延伸到例如從約0.2微米至約0.4微米的深度。在一個實施方案中，源極區(qū)域33可具有η型導(dǎo)電性并且可使用例如磷或砷摻雜劑源來形成。在一個實施方案中，離子植入摻雜工藝可用于在主體區(qū)域31內(nèi)形成源極區(qū)域33。掩蔽層然后可被去除，且植入的摻雜劑可被退火。
[0029]在一個實施方案中，柵電極28可如一般圖9中所示的在主表面18下方凹陷。在一個實施方案中，約〇.15微米至約0.25微米的材料可由于凹陷步驟而被去除。柵電極28的上表面可以是基本平坦的或者可具有凹入或凸出形狀的剖面圖。在一個實施方案中，一個層或多個層41可形成為覆蓋主表面18。在一個實施方案中，層41包括一個或多個電介質(zhì)或絕緣層并且可被構(gòu)造為層間電介質(zhì)(ILD)結(jié)構(gòu)。在一個實施方案中，層41可以是氧化硅，諸如摻雜或未摻雜的沉積氧化硅。在一個實施方案中，層41可包括摻雜有磷或硼和磷的至少一層沉積的氧化硅和至少一層未摻雜的氧化物。在一個實施方案中，層41的厚度可從約0.4微米至約1.0微米。在一個實施方案中，層41可被平坦化以提供更均勻的表面形貌，這提尚了可制造性。
[0030] 隨后，掩蔽層(未示出)可形成為覆蓋裝置10,且開口、通孔或接觸溝槽422可形成為使得接觸到源極區(qū)域33和主體區(qū)域31，并用于提供如以下將要描述的用于額外摻雜的開口。在一個實施方案中，凹陷蝕刻可用于去除源極區(qū)域33的部分。凹陷蝕刻步驟可將主體區(qū)域31的在源極區(qū)域33下方的部分暴露。掩蔽層可隨后被去除。根據(jù)本實施方案，摻雜區(qū)域330可形成于鄰近主體區(qū)域31的下邊界的電荷平衡區(qū)域142中。在一些實施方案中，摻雜區(qū)域330鄰接主體區(qū)域31的下邊界。在其它實施方案中，摻雜區(qū)域330重疊主體區(qū)域31的下邊界并且可部分地設(shè)置在主體區(qū)域31內(nèi)且部分地設(shè)置在電荷平衡區(qū)域142內(nèi)。根據(jù)本實施方案，摻雜區(qū)域330被構(gòu)造為促進(jìn)在接近電極間介電層27的區(qū)域中在降低的電壓下的結(jié)點夾斷并降低主體區(qū)域31和電荷平衡區(qū)域142之間的結(jié)點附近的電場。據(jù)觀察，摻雜區(qū)域330可提高BVDSS性能并提高UIS性能而不顯著影響R d_或不顯著妨礙漏極電流流動。另外，觀察到摻雜區(qū)域330降低Qgd并提高Q gd/Qgs比率。在一些實施方案中，高能量離子植入可用于使用被選擇為最小化對鄰近幾對溝槽22之間的電荷平衡區(qū)域142的變化平衡的任何影響的植入劑量來形成摻雜區(qū)域330。在一個實施方案中，可使用硼離子植入工藝，其中離子植入劑量的范圍在約9.0X 111原子/cm2至約5.0X 10 12原子/cm2且植入能量的范圍在約200KeV至約500KeV。在另一實施方案中，在約1.0X 112原子/cm2至約2.0X 112原子/cm2范圍內(nèi)的植入劑量和約300KeV至約400KeV的植入能量可用于摻雜區(qū)域330。此外，P型主體接觸、增強區(qū)域或接觸區(qū)域36可形成于主體區(qū)域31 (其可被構(gòu)造為提供對主體區(qū)域31的較低接觸抵抗)中。離子植入(例如使用硼)和退火技術(shù)可用于形成接觸區(qū)域36。在一些實施方案中，主體接觸區(qū)域36與摻雜區(qū)域330由之間的主體區(qū)域31的一部分間隔開。
[0031]圖10示出仍進(jìn)一步處理之后的裝置10的部分剖面圖。在一個實施方案中，導(dǎo)電區(qū)域43可形成于接觸溝槽422中并被構(gòu)造為提供到源極區(qū)域33、通過接觸區(qū)域36到主體區(qū)域31的電觸點。應(yīng)理解，到柵電極28和屏蔽電極21的觸點可使用例如溝槽觸點結(jié)構(gòu)被制在裝置10的外圍部分中。在一個實施方案中，導(dǎo)電區(qū)域43可以是導(dǎo)電插塞或插塞結(jié)構(gòu)。在一個實施方案中，導(dǎo)電區(qū)域43可包括導(dǎo)電屏障結(jié)構(gòu)或襯墊和導(dǎo)電填充材料。在一個實施方案中，屏障結(jié)構(gòu)可包括金屬/金屬氮化物構(gòu)造，諸如鈦/氮化鈦或本領(lǐng)域的普通技術(shù)人員已知的其它相關(guān)或等同材料。在另一實施方案中，屏障結(jié)構(gòu)可進(jìn)一步包括金屬硅化物結(jié)構(gòu)。在一個實施方案中，導(dǎo)電填充材料包括鎢。在一個實施方案中，導(dǎo)電區(qū)域43可被平坦化以提供更均勻的表面形貌。
[0032]導(dǎo)電層44可形成為覆蓋主表面18，且導(dǎo)電層46可形成為覆蓋主表面19。導(dǎo)電層44和46可被構(gòu)造為提供在裝置10的單獨裝置組件之間的電連接和新水平裝配。在一個實施方案中，導(dǎo)電層44可以是鈦/氮化鈦/鋁-銅或本領(lǐng)域的普通技術(shù)人員已知的其它相關(guān)或等同材料，并且被構(gòu)造為源電極或端子。在一個實施方案中，導(dǎo)電層46可以是可焊接的金屬結(jié)構(gòu)，諸如鈦-鎳-銀、鉻-鎳-金或本領(lǐng)域的普通技術(shù)人員已知的其它相關(guān)或等同材料，并且被構(gòu)造為漏電極或端子。在一個實施方案中，另一鈍化層(未示出)可形成為覆蓋導(dǎo)電層44。在一個實施方案中，屏蔽電極21的所有或部分可(例如，使用外圍的觸點結(jié)構(gòu))連接到導(dǎo)電層44，使得屏蔽電極21被構(gòu)造為在使用裝置10時處于與源極區(qū)域33相同的電位下。在另一實施方案中，屏蔽電極21可被構(gòu)造為獨立地偏置或部分耦合到柵電極
28 ο
[0033]在一個實施方案中，裝置10的操作可如下進(jìn)行。假設(shè)源電極(或輸入端子)44和屏蔽電極21在零伏的電位Vs下操作，柵電極28將接收10伏的控制電壓Vs，其大于裝置10的導(dǎo)通閾值，且漏電極(或輸出端子)46將在小于2.0伏的漏極電位Vd下操作。Ve和值將使主體區(qū)域31反轉(zhuǎn)鄰近的柵電極28以形成溝道45，這將會使源極區(qū)域33電連接到多區(qū)域半導(dǎo)體層14。裝置電流Ids將從漏電極46流動且將被路由通過多區(qū)域半導(dǎo)體層14、溝道45和源極區(qū)域33到達(dá)源電極44。在一個實施方案中，Ids處于10.0安培量級。為了將裝置10切換到關(guān)斷狀態(tài)，小于裝置10的導(dǎo)通閾值的控制電壓Vs將被施加到柵電極28 (例如，VG<1.0伏)。這樣的控制電壓將去除溝道45且1:^將不再流過裝置10。根據(jù)本實施方案，如本文所述的裝置10的構(gòu)造由較淺溝槽結(jié)構(gòu)保持BVdss性能。在裝置10中，BVdss性能部分由使用電荷平衡技術(shù)的MOS結(jié)構(gòu)且部分由較輕摻雜的結(jié)點阻擋層414支持。另外，多區(qū)域半導(dǎo)體層14允許溝槽結(jié)構(gòu)22具有相比相關(guān)裝置減小的深度，這會降低Cl3sst3此外，較重?fù)诫s的電荷平衡區(qū)域142提供較低的Rd_。此外，摻雜區(qū)域330提供降低的電場和提高的BVdss性能、提供提高的UIS性能并提供較低Qgd和Qgd/Qgs性能，而不顯著妨礙漏極電流或顯著影響Rd_。此外，槽口 265提供主體區(qū)域31和電荷平衡區(qū)域142之間的結(jié)點的邊緣附近的減小電場，這提高了 BVdss性能。
[0034]根據(jù)本實施方案，當(dāng)裝置10與相關(guān)裝置相比時。在比較中，裝置10表現(xiàn)出IV至2V更高的BVdss并表現(xiàn)出約17%的更低Qgd。在很窄導(dǎo)電區(qū)域43的情況下，具有摻雜區(qū)域330的裝置10仍然表明穩(wěn)定的UIS性能。作為比較，沒有摻雜區(qū)域330的最類似裝置在這種不利條件下表現(xiàn)出嚴(yán)重退化的UIS。
[0035]圖11示出根據(jù)另一實施方案的半導(dǎo)體裝置101或單元101的部分放大剖面圖。裝置101類似于裝置10且將僅描述兩個裝置之間的差異。根據(jù)本實施方案，裝置101包括具有寬部分210鄰接窄部分211的屏蔽電極201。寬部分210可由結(jié)合圖2描述的介電層261與電荷平衡區(qū)域142間隔開；且窄部分211可由結(jié)合圖5描述的層264與電荷平衡區(qū)域142和結(jié)點阻擋區(qū)域142間隔開。如圖11中所示，在一個實施方案中，屏蔽電極201可具有錘狀形狀的剖面圖。在一個實施方案中，屏蔽電極201可如下形成。例如，在先前結(jié)合圖6和圖7描述的工藝步驟中，在中間結(jié)構(gòu)1021形成之后去除的導(dǎo)電材料的量減少。這留下鄰近介電層261的凹陷材料的寬部分以提供屏蔽電極201的部分210，并提供鄰近介電層264的窄部分211。在裝置101的一些實施方案中，摻雜區(qū)域330包括在內(nèi)。在優(yōu)選實施方案中，寬部分210可以是屏蔽電極201的總厚度或高度的50%且窄部分211可以是屏蔽電極201的總厚度或高度的剩余50%。在其它實施方案中，寬部分201小于屏蔽電極201的總厚度或高度的50%且窄部分211大于屏蔽電極201的總厚度或高度的50%。在仍其它實施方案中，寬部分201大于屏蔽電極201的總厚度或高度的50%且窄部分211小于屏蔽電極201的總厚度或高度的50%。
[0036]根據(jù)本實施方案，通過實驗觀察到具有屏蔽電極201的裝置101具有優(yōu)于現(xiàn)有裝置的幾個優(yōu)點。例如，觀察到裝置101的結(jié)構(gòu)幫助相比相關(guān)裝置在較低的電壓下在由主體區(qū)域31和電荷平衡區(qū)域142形成的結(jié)點區(qū)中夾斷。此外，根據(jù)本實施方案，屏蔽電極201 (其具有較寬部分210和鄰近主體區(qū)域31下方的漂移區(qū)域的較薄介電層261)被構(gòu)造為幫助更快耗盡主體區(qū)域31-電荷平衡區(qū)域142結(jié)點之間的區(qū)域，遠(yuǎn)離結(jié)點邊緣移動峰值電場(例如，在雪崩條件下)，這由摻雜區(qū)域330幫助提高UIS性能并保持BVdss性能。另外，根據(jù)本實施方案，屏蔽電極21的構(gòu)造幫助提供提高的靠近主體區(qū)域31-電荷平衡區(qū)域142結(jié)點的RESURF效應(yīng)，以幫助降低導(dǎo)通電阻，同時保持BVdss。此外，較厚介電層264被構(gòu)造為幫助提高擊穿電壓。
[0037]圖12示出根據(jù)另一實施方案的半導(dǎo)體裝置201或單元201的部分剖面圖。裝置201類似于裝置10和101且將僅描述裝置之間的差異。在裝置201中，隨著溝槽221朝向槽口 265從主表面18向下延伸，側(cè)壁2271的剖面圖的輪廓向內(nèi)漸縮(taper)。另