具有改進(jìn)的互聯(lián)帶寬的堆疊式半導(dǎo)體器件封裝件的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)內(nèi)容的實(shí)施例總體上涉及為半導(dǎo)體器件進(jìn)行封裝的領(lǐng)域，更具體而言涉及具有改進(jìn)的互聯(lián)帶寬的堆疊式半導(dǎo)體器件封裝件。
【背景技術(shù)】
[0002]用于穿戴設(shè)備以及可移動(dòng)的應(yīng)用設(shè)備的具有減小的形狀因子(平面方向和z方向)、較低功率以及較低成本的半導(dǎo)體器件封裝件提出了各種挑戰(zhàn)。例如，3D芯片堆疊以及層疊封裝堆疊是減小平面(X方向、y方向)形狀因子的典型解決方案。然而，這些堆疊方法可能會(huì)導(dǎo)致產(chǎn)品設(shè)計(jì)的Z方向挑戰(zhàn)。作為另一個(gè)實(shí)例，與采用標(biāo)準(zhǔn)存儲(chǔ)器的方法相反，通過(guò)被配置為頂部封裝件的寬輸入-輸出存儲(chǔ)器可以獲得減小的功率消耗。該堆疊方法通常需要頂部封裝件與底部封裝件之間的高互聯(lián)帶寬。對(duì)于管芯堆疊方法可以利用硅通孔(TSV)或者對(duì)于層疊封裝方法可以利用模通孔(TMV)和過(guò)孔條來(lái)實(shí)現(xiàn)達(dá)到該帶寬。然而，TSV通常昂貴，而扇出區(qū)域中的TMV和過(guò)孔條通常具有有限的互聯(lián)帶寬。因此，可以期望有減小成本、Z-高度、功率消耗以及平面占用面積的，同時(shí)維持能夠連接到印刷電路板(PCB)的大量互聯(lián)的堆疊式半導(dǎo)體封裝方案。
【附圖說(shuō)明】
[0003]根據(jù)結(jié)合附圖的以下具體描述將很容易理解實(shí)施例。為了便于該描述，相似的附圖標(biāo)記表示相似的結(jié)構(gòu)元件。在附圖的圖中，以舉例的方式而非以限制的方式對(duì)實(shí)施例進(jìn)行說(shuō)明。
[0004]圖1根據(jù)某些實(shí)施例對(duì)堆疊式半導(dǎo)體器件封裝件實(shí)例的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明。
[0005]圖2根據(jù)某些實(shí)施例對(duì)作為集成電路(IC)組件的堆疊式半導(dǎo)體器件封裝件實(shí)例的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明。
[0006]圖3根據(jù)某些實(shí)施例對(duì)具有第三半導(dǎo)體器件的堆疊式半導(dǎo)體器件封裝件實(shí)例的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明。
[0007]圖4根據(jù)某些實(shí)施例對(duì)堆疊式半導(dǎo)體器件封裝件實(shí)例的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明，該堆疊式半導(dǎo)體器件封裝件具有附加的倒裝芯片管芯以及由過(guò)孔所連接的封裝件上的堆疊式封裝件。
[0008]圖5根據(jù)某些實(shí)施例對(duì)堆疊式半導(dǎo)體器件封裝件實(shí)例的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明，該堆疊式半導(dǎo)體器件封裝件具有作為第一封裝器件的晶圓級(jí)芯片尺寸封裝件。
[0009]圖6根據(jù)某些實(shí)施例對(duì)制造堆疊式半導(dǎo)體器件封裝件的方法進(jìn)行了示意性地說(shuō)明。
[0010]圖7根據(jù)某些實(shí)施例對(duì)制造的的各個(gè)階段期間的堆疊式半導(dǎo)體器件封裝件的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明。
[0011]圖8根據(jù)某些實(shí)施例對(duì)包括如本文所述的堆疊式半導(dǎo)體器件封裝件的計(jì)算設(shè)備進(jìn)行了示意性地說(shuō)明。
【具體實(shí)施方式】
[0012]本公開(kāi)內(nèi)容的實(shí)施例描述了堆疊式半導(dǎo)體器件封裝件以及相關(guān)聯(lián)的技術(shù)和配置。在以下說(shuō)明中，利用本領(lǐng)域技術(shù)人員常用的術(shù)語(yǔ)來(lái)描述說(shuō)明性實(shí)施方式的各個(gè)方面，以便向本領(lǐng)域的其他技術(shù)人員傳遞其工作的實(shí)質(zhì)。然而，對(duì)于本領(lǐng)域技術(shù)人員顯而易見(jiàn)的是，可以?xún)H利用所描述的方面中的某些方面來(lái)實(shí)施本發(fā)明的實(shí)施例。出于解釋的目的，為了充分理解說(shuō)明性實(shí)施方式，闡述了具體的數(shù)字、材料以及配置。然而，對(duì)于本領(lǐng)域技術(shù)人員顯而易見(jiàn)的是，可以在沒(méi)有具體細(xì)節(jié)的情況下實(shí)施本發(fā)明的實(shí)施例。在其它示例中，省略了或者簡(jiǎn)化了公知特征，以免使說(shuō)明性實(shí)施方式難以理解。
[0013]在以下【具體實(shí)施方式】中，參考了構(gòu)成【具體實(shí)施方式】的一部分的附圖，其中相似的附圖標(biāo)記在通篇中指代相似的部分，并且其中僅以其中可以實(shí)施本發(fā)明的主題的說(shuō)明實(shí)施例的方式示出。應(yīng)當(dāng)理解的是，在不背離本公開(kāi)內(nèi)容的范圍的情況下，可以利用其它實(shí)施例，并且可以做出結(jié)構(gòu)變化或邏輯變化。因此，不應(yīng)當(dāng)在限制意義上采用以下【具體實(shí)施方式】，并且由所附權(quán)利要求書(shū)及其等效方案來(lái)限定實(shí)施例的范圍。
[0014]出于本發(fā)明的目的，短語(yǔ)“A和/或B”表示(A)、⑶或者(A和B)。出于本發(fā)明的目的，短語(yǔ)“A、B和/或C”表示(A)、⑶、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C) O
[0015]說(shuō)明書(shū)可以利用基于視角的描述，例如頂部/底部、入/出、上方/下方等。這樣的描述僅用于方便討論，而并非旨在將本文所描述的實(shí)施例的應(yīng)用限于任何特定方向。
[0016]說(shuō)明書(shū)可以使用短語(yǔ)“在實(shí)施例中”，其可以表示相同或不同實(shí)施例中的一個(gè)或多個(gè)。此外，如針對(duì)本發(fā)明的實(shí)施例所使用的術(shù)語(yǔ)“包含”、“包括”、“具有”等含義相同。
[0017]可以在本文中使用術(shù)語(yǔ)“與…耦合”及其派生詞?！榜詈稀笨梢员硎疽韵轮械囊粋€(gè)或多個(gè)?！榜詈稀笨梢员硎緝蓚€(gè)或更多個(gè)元件直接物理接觸或者電接觸。然而，“耦合”也可以表示兩個(gè)或更多個(gè)元件相互間接接觸，但是依然相互合作或者相互作用，并且可以表示一個(gè)或多個(gè)其它元件在所述相互耦合的元件之間耦合或者連接。
[0018]在各個(gè)實(shí)施例中，短語(yǔ)“形成、沉積或者設(shè)置在第二特征上的第一特征”可以表示第一特征形成、沉積或者設(shè)置在第二特征上方，并且第一特征的至少一部分可以與第二特征的至少一部分直接接觸(例如，直接物理接觸和/或直接電接觸)或者間接接觸(例如，在第一特征與第二特征之間具有一個(gè)或多個(gè)其它特征)。
[0019]如本文所使用的，術(shù)語(yǔ)“模塊”可以表示以下部件中的一部分或者可以包括以下部件:專(zhuān)用集成電路(ASIC)、電子電路、片上系統(tǒng)(SoC)、處理器(共享、專(zhuān)用或者組)、MEMS器件、集成有源器件和/或執(zhí)行一個(gè)或多個(gè)軟件程序或固件程序的存儲(chǔ)器(共享、專(zhuān)用或者組)、組合邏輯電路以及/或者提供所述功能的其它適當(dāng)部件。
[0020]圖1根據(jù)某些實(shí)施例對(duì)堆疊式半導(dǎo)體器件封裝件(封裝件)100的實(shí)例的截面?zhèn)纫晥D進(jìn)行了示意性地說(shuō)明。在某些實(shí)施例中，封裝件100可以包括與襯底102的第一側(cè)102a上的第一半導(dǎo)體器件104的第一側(cè)104f以及襯底102的第二側(cè)102b上的第二半導(dǎo)體器件106的第一側(cè)106f電耦合并且/或者物理耦合的襯底102。第一側(cè)102a和第二側(cè)102b可以在襯底102的對(duì)側(cè)。介電層108的第一側(cè)108a可以耦合到襯底102的第二側(cè)102b，并且包封第二半導(dǎo)體器件106。介電層108可以與第二半導(dǎo)體器件106的第二側(cè)106c接觸。介電層可以具有用于將電信號(hào)從介電層108的第一側(cè)108a傳送至介電層的第二側(cè)108b的電布線特征，并且可以用于在第一半導(dǎo)體器件104、第二半導(dǎo)體器件106與介電層108的第二側(cè)108b之間傳送電信號(hào)。
[0021]在某些實(shí)施例中，襯底102可以由具有芯、薄芯或無(wú)芯(無(wú)芯襯底)的多層半導(dǎo)體復(fù)合襯底來(lái)構(gòu)成或者由用于封裝半導(dǎo)體器件的任意適當(dāng)襯底來(lái)構(gòu)成。在某些實(shí)施例中，適用于倒裝芯片封裝件的任意襯底類(lèi)型可以用于襯底102。在某些實(shí)施例中，襯底102具有
1.5層或者更多層的多層襯底。在某些實(shí)施例中，可以通過(guò)包括(但不限于)順序?qū)臃e和Z-堆積方法的(sequential build-up and z-stack method)的任意工業(yè)標(biāo)準(zhǔn)方法來(lái)制造襯底102。
[0022]襯底102可以具有電布線特征102c以及第一表面102a上的電連接點(diǎn)102e和第二表面102b上的電連接點(diǎn)102f。襯底可以具有第二表面102b上的扇出區(qū)域102g，并且可以具有第一表面102a上的扇出區(qū)域102d。襯底102的電布線特征102c可以提供第一半導(dǎo)體器件104、第二半導(dǎo)體器件106以及包括扇出區(qū)域102d和扇出區(qū)域102g的連接點(diǎn)102e、連接點(diǎn)102f之間的電連接。電連接點(diǎn)102e和電連接點(diǎn)102f可以是用于將半導(dǎo)體器件連接到襯底(包括上述的組合)的凸塊、板、柱以及任意其它適當(dāng)?shù)倪B接器。介電層108的電布線特征108c可以與襯底102的扇出區(qū)域102g的電連接點(diǎn)102f接觸。在某些實(shí)施例中，襯底102可以包括具有集成部件(包括(但不限于)無(wú)線通信)的多層封裝組件。襯底102例如可以包括電布線特征(未在圖1中示出)，該電布線特征例如是被配置為將電信號(hào)傳送至與襯底102耦合的半導(dǎo)體器件跡線、焊盤(pán)、通孔、過(guò)孔或線，或者是對(duì)來(lái)自與襯底102耦合的半導(dǎo)體器件的電信號(hào)進(jìn)行傳送的跡線、焊盤(pán)、通孔、過(guò)孔或者線。
[0023]第一半導(dǎo)體器件104可以由管芯104d構(gòu)成，管芯104d可被模塑化合物104e或者相似類(lèi)型的化合物包封。管芯104d可以表示利用半導(dǎo)體制造技術(shù)(例如，結(jié)合形成互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件所使用的薄膜沉積、光刻、刻蝕等)由半導(dǎo)體材料(例如，硅)制造而成的分立產(chǎn)品。在某些實(shí)施例中，管芯104d可以包括射頻(RF)管芯，或者是其一部分。在某些實(shí)施例中，管芯可以包括處理器、存儲(chǔ)器、片上系統(tǒng)(SoC)或者專(zhuān)用集成電路(ASIC)，或者是其一部分。
[0024]在某些實(shí)施例中，底部填充材料104g (有時(shí)稱(chēng)為“密封劑”)可以設(shè)置在管芯104d與襯底102之間，以促進(jìn)粘附并且/或者保護(hù)管芯104d和襯底102的特征。底部填充材料104g可以由電絕緣材料組成，并且可以如可見(jiàn)地包封管芯104d和/或管芯級(jí)互聯(lián)結(jié)構(gòu)104h的至少一部分。在某些實(shí)施例中，底部填充材料104d與管芯級(jí)互聯(lián)結(jié)構(gòu)104h直接接觸。在某些實(shí)施例中，底部填充材料104g具有與第一表面102a上的襯底102直接接觸的側(cè) 104a0
[0025]管芯104d可以根據(jù)各種適當(dāng)?shù)呐渲酶浇拥揭r底102，所述配置例如包括如所述與倒裝芯片配置中的襯底102直接耦合。在倒裝芯片配置中，第一側(cè)104f是管芯104d的有源側(cè)，并且包括有源電路(未示出)。利用管芯級(jí)互聯(lián)結(jié)構(gòu)104h(例如，凸塊、柱或者也可以使管芯104d與襯底102電耦合的其它適當(dāng)?shù)慕Y(jié)構(gòu))，第一側(cè)104f附接到襯底102的表面102a。適當(dāng)?shù)慕Y(jié)構(gòu)包括(但不限于)微焊球、銅柱、導(dǎo)電粘合劑和非導(dǎo)電粘合劑及其組合。在某些實(shí)施例中，可以進(jìn)行回流以制造連接，隨后進(jìn)行毛細(xì)管底部填充或模塑底部填充?？梢栽谀承?shí)施例中使用熱壓接合或熱聲波接合。管芯104d的第一側(cè)104f可以包括晶體管器件，并且無(wú)源側(cè)/第二側(cè)104c可以被設(shè)置為與第一側(cè)/有源側(cè)104f相對(duì)，如所示出的。
[0026]管芯104d通常可以包括半導(dǎo)體襯底104d.1、一個(gè)或多個(gè)器件層(下文的“器件層104d.2”)以及一個(gè)或多個(gè)互聯(lián)層(下文的“器件層104d.3”)。在某些實(shí)施例中，半導(dǎo)體襯底104d.1基本上例如可以由諸如硅之類(lèi)的體半導(dǎo)體材料組成。器件層104d.2可以表示諸如晶體管器件之類(lèi)的有源器件在半導(dǎo)體襯底104