漏極連接第一輸出端OUTl ;第六晶體管M6的柵極連接第一節(jié)點NI，第六晶體管M6的源極連接第五輸入端IN5，第六晶體管M6的漏極連接第二節(jié)點N2。第二電容C2連接于第二節(jié)點N2和第五輸入端IN5之間。
[0041]在上述結構的基礎上，第一晶體管M1、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、第六晶體管M6均為P型溝道薄膜晶體管。在此基礎上第一輸入端INl接入的第一脈沖信號PS1，其作為有效驅動信號的部分為低電平信號，而高電平信號則為無效驅動信號，即第一脈沖信號PSl在不同的時間段其電位值不同，當其為高電平信號時，不能使柵極連接到它的第一晶體管Ml和第二晶體管M2開啟，所以是無效驅動信號；而當其為低電平信號時，能使柵極連接到它的第一晶體管Ml和第二晶體管M2開啟，所以是有效驅動信號。并且第一脈沖信號PSl可以由驅動芯片直接提供，也可以由其他電路產生，在此不作限定。并且在上述結構的基礎上，第一電平信號VGl的電位比第二電平信號VG2的電位高，即第一電平信號VGl為高電平信號VGH，第二電平信號VG2為低電平信號VGL。
[0042]根據(jù)移位寄存器的具體應用環(huán)境，其實現(xiàn)移位的信號可能是高電平信號，也有可能是低電平信號，在本實施例中，該移位寄存器用來向有機發(fā)光顯示面板提供發(fā)光驅動信號。通常在有機發(fā)光面板中，發(fā)光驅動信號為高電平信號。所以在本實施例提供的移位寄存器中，第二輸入端IN2接入的第二脈沖信號PS2，當其為高電平信號時，為有效移位信號，由上一級移位寄存器輸出用來觸發(fā)與上級移位寄存器連接的有機發(fā)光元件并用來觸發(fā)本級移位寄存器；而本級移位寄存器的第一輸出端OUl輸出的第四脈沖信號PS4，當其為高電平信號時為有效的移位信號，用來觸發(fā)和本級移位寄存器連接的有機發(fā)光元件和觸發(fā)下級移位寄存器。本實施例中，第二脈沖信號PS2和第四脈沖信號PS4為低電平信號時，為無效的移位信號。
[0043]請參考圖3b，為圖3a提供的移位寄存器對應的驅動時序不意圖。
[0044]第一時間段Tl ;與第二輸入模塊20連接的第二輸入端IN2輸入第二脈沖信號PS2，與第二輸入模塊20連接的第三輸入端IN3輸入的第一時鐘信號CK控制第二輸入模塊20將第二脈沖信號CKB傳輸至第一節(jié)點NI。
[0045]具體地，在第一時間段Tl，第一輸入端INl接入的第一脈沖信號為高電平信號VGH，為無效的驅動信號，與第一輸入端INl連接的第一晶體管Ml和第二晶體管M2不開啟。
[0046]而第二輸入模塊20中，第三輸入端IN3接入的第一時鐘信號CK為低，控制所述第三晶體管M3打開，第三晶體管M3將第二脈沖信號PS2傳輸至所述第一節(jié)點NI，并由于所述第一電容Cl的作用，第一節(jié)點NI的電位在所述第一時間段Tl得到保持。此時第二脈沖信號PS2為高電平信號，為有效的移位信號，第一節(jié)點NI保持第二脈沖信號PS2的電位為高電平。即第一時間段Tl為信號輸入階段。
[0047]而輸出模塊30中，第一節(jié)點NI保持的高電平信號電位控制所述第四晶體管M4和第六晶體管M6關閉；第二節(jié)點N2由于第二電容C2的耦合保持接入所述第五輸入端IN5的第一電平信號VGl的電位，即為高電位，第二節(jié)點N2的電位控制第五晶體管M5關閉。即輸出模塊的第四晶體管M4、第五晶體管M5和第六晶體管M6均為關閉狀態(tài)，沒有新的信號傳輸?shù)降谝惠敵龆?UT1，第一輸出端OUTl將保持輸出復位后的信號，即無效的移位信號，即低電平信號。
[0048]在第一時間段Tl后，為第一過渡時間段Tl’，在第一過渡時間段Tl’，移位寄存器的輸入無變化，僅第一時鐘信號CK由低電平信號變?yōu)楦唠娖叫盘枺藭r由于第二時鐘信號CKB未發(fā)生改變，仍舊為高電平信號，此時第一時鐘信號CK與第二時鐘信號CKB相位相同。
[0049]在第一過渡時間段Tl’，第一時鐘信號CK由低電平信號變?yōu)楦唠娖叫盘?，第二輸入模塊20的第三晶體管M3關閉，NI節(jié)點沒有新的信號輸入，仍舊保持第一時間段Tl的電位。而其他模塊則由于沒有信號輸入變化，因此各節(jié)點及輸出端的信號與第一時間段Tl內一致，不發(fā)生變化。
[0050]第二時間段T2:第一輸入端INl輸入第一脈沖信號PS1，控制第一晶體管Ml和第二晶體管M2打開，第一晶體管Ml將第五輸入端IN5接入的第一電平信號VGl傳輸至第一節(jié)點NI，第二晶體管M2將第四輸入端IN4接入的第二時鐘信號CKB傳輸至第二節(jié)點N2 ;第二節(jié)點N2上的第二時鐘信號CKB控制輸出模塊30輸出第四脈沖信號。
[0051]具體地，在第二時間段T2，第一輸入端INl輸入的第一脈沖信號PSl為低電平信號，為有效的驅動信號，使得第一晶體管Ml和第二晶體管M2打開。由于第一電平信號VGl為高電平信號，因此NI的電位仍舊保持高電位。而第二時鐘信號CKB在第二時間段T2由第一時間段Tl的高電平變?yōu)榈碗娖?，因此由于第二晶體管M2的作用，第二節(jié)點的電位變?yōu)榈诙r鐘信號CKB的電位，為低電位。
[0052]在第二時間段T2，第一時鐘信號CK為高電平信號，第二輸入模塊20的第三晶體管關閉。
[0053]而輸出模塊30中，在第二時間段T2，第一節(jié)點NI由于第一輸入模塊10的作用保持第一電平信號VGl的高電位，第二節(jié)點N2由于第一輸入模塊10的作用保持第二時鐘信號CKB的低電位。第一節(jié)點NI的電位控制第四晶體管M4和第六晶體管M6保持關閉狀態(tài)。第二節(jié)點N2的電位控制第五晶體管M5打開，第五晶體管M5將接入第五輸入端IN5的所述第一電平信號VGl傳輸至所述第一輸出端OUl。由于第一電平信號VGl為高電平信號，此時第一輸出端OUl的輸出信號為高電平信號，為有效的移位信號，即該第二時間段T2為信號輸出階段。
[0054]在第二時間段T2后，為第而過渡時間段T2’，在第二過渡時間段T2’，第一脈沖信號PSl由低電平信號變?yōu)楦唠娖叫盘?，第二時鐘信號CKB由低電平信號變?yōu)楦唠娖叫盘?。此時由于第一脈沖信號PSl變?yōu)闊o效驅動信號，第一晶體管Ml關閉，此時由于第一時鐘信號CK仍舊為高電平信號，所以第三晶體管M3也處于關閉狀態(tài)。第一節(jié)點NI由于第一晶體管Ml和第三晶體管M3都處于關閉狀態(tài)，無信號輸入，由于第一電容Cl的耦合作用，第一節(jié)點NI的電位被抬高與第一電容Cl另一基板接入的第二時鐘信號CKB的電位，使得第一節(jié)點NI的電位變?yōu)楸雀唠娖叫盘柕碾娢桓摺６渌?jié)點及移位寄存器的輸出沒有變化。在該第二過渡時間段T2’，第一時鐘信號CK和第二時鐘信號CKB的相位相同。
[0055]第三時間段T3:第一時鐘信號CK控制第二輸入模塊20將第二脈沖信號PS2傳輸至第一節(jié)點NI ;第一節(jié)點NI上的第二脈沖信號PS2控制輸出模塊輸出第四脈沖信號PS4。
[0056]具體地，在第三階段T3，第一脈沖信號PSl為無效的驅動信號及低電平信號，此時第一晶體管Ml和第二晶體管M2關閉。第一時鐘信號CK為低，控制第三晶體管M3打開，此時第二脈沖信號PS2為低電平信號，該低電平信號經第三晶體管M3傳輸至第一節(jié)點NI，并且由于第一電容Cl的作用，第一節(jié)點NI的電位在該第三時間段T3得到保持，為第二脈沖信號PS2的低電平信號。
[0057]在第三時間段T3，第一節(jié)點NI由于第二輸入模塊20的作用保持接入第二輸入端IN2的第二脈沖信號PS2的電位；第一節(jié)點NI的電位控制第四晶體管M4和第六晶體管M6打開。第四晶體管M4將接入第六輸入端IN6的第二電平信號VG2傳輸至第一輸出端OUTl ；第六晶體管M6將第一電平信號VGl傳輸至第二節(jié)點N2，第二節(jié)點N2保持第一電平信號VGl的電位并控制第五晶體管M5關閉。由于第二電平信號VG2為低電平信號，所以此時第一輸出端OUTl輸出的為低電平信號，為無效的移位信號，使得輸出模塊30的信號輸出得到復位，即該第三時間段T3為信號復位階段。
[0058]在第三時間段T3之后為第三過渡階段T3’，在該階段，第一時鐘信號CK由低變?yōu)楦?，第三晶體管M3關閉，第一節(jié)點NI保持前一階段的電位，其他節(jié)點及輸出不變。
[0059]第四時間段T4，第二時鐘信號CKB由高變低，第一節(jié)點NI由于第一電容Cl的耦合作用保持第二時鐘信號CKB的低電位，第四晶體管M4和第六晶體管M6打開，第四晶體管M4將第二電平信號VG2的低電平信號傳輸至第一輸出端OUTl，第六晶體管M6刷新第二節(jié)點N2的電位，使得第二節(jié)點N2保持第一電平信號VGl的高電平電位，第五晶體管M5關閉。
[0060]第四時間段T4后為第四過渡時間段T4’，第二時鐘信號CKB由低變高，第一節(jié)點NI的電位被拉回到低電平信號的電位。
[0061]在之后的時間段中，第一節(jié)點NI的電位將會在低電平信號和比低電平信號更低的第二時鐘信號CKB的低電位之間不斷變化，保持第一輸出端輸出低電平信號，直至下一個循環(huán)的信號輸出階段。
[0062]本實施例提供的移位寄存器，穩(wěn)定性好、傳輸性能優(yōu)異、工作穩(wěn)定、性能良好，解決了現(xiàn)有技術中移位寄存器穩(wěn)定性差、工作不穩(wěn)定的情況。
[0063]需要說明的是，本實施例中，第一時間段Tl為信號輸入階段，第二時間段T2為信號輸出階段，第三時間段T3為信號復位階段，第二脈沖信號PS2在第一時間段Tl為高電平信號，在第二時間段T2為低電平信號，即第二脈沖信號在第一時間段Tl和第二時間段T2相位相反。類似地，第四脈沖信號PS4在第二時間段T2與第三時間段T3相位相反。第一時鐘信號CK和第二時鐘信號CKB在第一時間段Tl、第二時間段T2、第三時時間段T3相位均相反。而第一