過渡時(shí)間段Tl’、第二過渡時(shí)間段T2’、第三過渡時(shí)間段T3’為時(shí)鐘信號(hào)過渡變化階段，在這些過渡時(shí)間段內(nèi)，第一時(shí)鐘信號(hào)CK和CKB相位相同。在本發(fā)明的其他一些實(shí)施例中，也可以不設(shè)置過渡時(shí)間段，不影響移位寄存器的工作。
[0064]另外，在本發(fā)明的其他一些實(shí)施例中，第一晶體管M1，第二晶體管M2，第三晶體管M3，第四晶體管M4，第五晶體管M5和第六晶體管M6可以為N型溝道薄膜晶體管，此時(shí)第一電平信號(hào)比第二電平信號(hào)低。并且第一脈沖信號(hào)的有效驅(qū)動(dòng)電位和無效驅(qū)動(dòng)電位與本實(shí)施例中相反，第二脈沖信號(hào)及第四脈沖信號(hào)的有效移位信號(hào)和無效移位信號(hào)的相位與本實(shí)施例中也相反。其工作原理與本實(shí)施例相同，在此不再贅述。
[0065]請(qǐng)參考圖4，圖4是本發(fā)明實(shí)施例提供的另一種移位寄存器的示意圖，本實(shí)施例提供的移位寄存器的技術(shù)方案適用于提高電路穩(wěn)定性的情況。如圖所示，本實(shí)施例提供的移位寄存器包括:第一輸入模塊10、第二輸入模塊20、第三輸入模塊40和輸出模塊30 ;第一輸入端IN1、第二輸入端IN2、第三輸入端IN3、第四輸入端IN4、第五輸入端IN5、第六輸入端IN6、第七輸入端IN7和第一輸出端OUTl。其中第一輸入端INl既作為第三輸入模塊40的信號(hào)輸出端同時(shí)也作為第一輸入模塊10的信號(hào)輸入端，由第三輸入模塊40向第一輸入模塊10輸入第一脈沖信號(hào)PSl，第二輸入端IN2接入第二脈沖信號(hào)PS2，第三輸入端IN3接入第一時(shí)鐘信號(hào)CK，第四輸入端IN4接入第二時(shí)鐘信號(hào)CKB，第五輸入端接入第一電平信號(hào)VG1，第六輸入端IN6接入第二電平信號(hào)VG2，第七輸入端IN7介入第三脈沖信號(hào)PS3。
[0066]其中，圖4實(shí)施例中包含的第一輸入模塊10、第二輸入模塊20和輸出模塊30的輸入輸出連接以及該三個(gè)模塊之間的具體連接與圖2所示的實(shí)施例中的連接關(guān)系相同，具體可以參考相關(guān)描述，在此不再贅述。以下將對(duì)其不同之處進(jìn)行詳細(xì)描述。
[0067]請(qǐng)繼續(xù)參考圖4，該第三輸入模塊40與第三輸入端IN3、第四輸入端IN4、第五輸入端IN5、第六輸入端IN6、第七輸入端IN7和第一輸入端INl連接；第七輸入端IN7接入第三脈沖信號(hào)，作為第三輸入模塊40的啟動(dòng)信號(hào)；第一輸入端INl作為第三輸入模塊40的輸出端，以向第一輸入模塊10輸出第一脈沖信號(hào)PSl。
[0068]同樣地，本實(shí)施例中，第一晶體管Ml和第二晶體管M2為P型溝道薄膜晶體管，此時(shí)第一電平信號(hào)VGl的電位比第二電平信號(hào)VG2電位高，即在本實(shí)施例中，第二電平信號(hào)VG2的電位為可控制P型溝道薄膜晶體管開啟的電位。在本發(fā)明的其他實(shí)施例中，第一晶體管Ml和第二晶體管M2也可以為N型溝道薄膜晶體管，此時(shí)第一電平信號(hào)VGl的電位比第二電平信號(hào)VG2電位低，在N型溝道薄膜晶體管中，第二電平信號(hào)VG2的電位為可控制晶體管開啟的電位。
[0069]在本實(shí)施例中，第三輸入模塊40根據(jù)第三輸入端IN3接入的第一時(shí)鐘信號(hào)CK、第四輸入端IN4接入的第二時(shí)鐘信號(hào)CKB、第五輸入端IN5接入的第一電平信號(hào)VG1、第六輸入端IN6接入的第二電平信號(hào)VG2以及第七輸入端IN7接入的第三脈沖信號(hào)PS3的控制，向第一輸入模塊10提供第一脈沖信號(hào)PSl作為驅(qū)動(dòng)信號(hào)。第一輸入模塊10的第一晶體管Ml和第二輸入模塊20根據(jù)第一脈沖信號(hào)PSl和第一電平信號(hào)VGl的控制以及根據(jù)第二脈沖信號(hào)PS2、第一時(shí)鐘信號(hào)CK和第二時(shí)鐘信號(hào)CKB的控制，使得第一節(jié)點(diǎn)NI處于低電位狀態(tài)或者高電位狀態(tài)。同時(shí)第一輸入模塊10的第二晶體管M2根據(jù)第一脈沖信號(hào)PSl和第二時(shí)鐘信號(hào)CKB的控制使得第二節(jié)點(diǎn)N2處于低電位狀態(tài)或者高電位狀態(tài)。而輸出模塊30則在第一節(jié)點(diǎn)NI和第二節(jié)點(diǎn)N2的控制下，在不同的時(shí)間由第一輸出端OUTl輸出第一電平信號(hào)VGl的高電平或者輸出第二電平信號(hào)VG2的低電平作為第四脈沖信號(hào)PS4。
[0070]在上述方案的基礎(chǔ)上，第二輸入模塊20、第三輸入模塊40和輸出模塊30均可通過多種電路方式實(shí)現(xiàn)，在此以下述實(shí)施例為例進(jìn)行描述，但本發(fā)明提供的第二輸入模塊20、第三輸入模塊40和輸出模塊30的電路不限于下述實(shí)施例，還可通過其他多種組合形式實(shí)現(xiàn)。
[0071]參考圖5a所示，為本發(fā)明實(shí)施例提供的一種移位寄存器的示意圖。在圖4所述移位寄存器的基礎(chǔ)上，圖5a所示移位寄存器包括第一輸入模塊10、第二輸入模塊20、第三輸入模塊40和輸出模塊30。
[0072]本實(shí)施例中，第一輸入模塊10、第二輸入模塊20、輸入模塊30包含的原件與圖3a中所示相同，具體連接方式可以參考相關(guān)描述，在此不再贅述。請(qǐng)參考圖5a，本實(shí)施例中，第三輸入模塊40包括第七晶體管M7、第八晶體管M8、第九晶體管M9、第十晶體管M10、第^^一晶體管M11、第十二晶體管M12、第三電容C3和第四電容C4。
[0073]具體地，第七晶體管M7的柵極鏈接第十二晶體管M12的漏極，其連接點(diǎn)為第四節(jié)點(diǎn)N4，第七晶體管M7的源極連接至第五輸入端IN5，用來接收第一電平信號(hào)VG1，第七晶體管M7的漏極鏈接至第一輸入端IN7，用來向第一輸入端INl輸出第一脈沖信號(hào)PS1。第八晶體管M8的柵極鏈接至第九晶體管M9的漏極，第八晶體管M8的源極連接至第四輸入端IN4，用來接收第二時(shí)鐘信號(hào)CKB，第八晶體管M8的漏極連接至第一輸入端INl。第九晶體管M9的柵極連接至第六輸入端IN6，用來接收第二電平信號(hào)VG2，第九晶體管M9的源極連接至第十晶體管MlO的漏極。第十晶體管MlO的柵極鏈接至第三輸入端IN3，用來接收第一時(shí)鐘信號(hào)CK，第十晶體管MlO的源極連接至第七輸入端IN7，用來接收第三脈沖信號(hào)PS3。第^^一晶體管Mll的柵極連接至第三輸入端IN3，用來接收第一時(shí)鐘信號(hào)CK，第^^一晶體管Mll的源極連接至第六輸入端IN6，用來接收第二電平信號(hào)VG2，第十一晶體管Mll的漏極連接至第四節(jié)點(diǎn)N4。第十二晶體管M12的柵極連接至第一輸入端IN1，第十二晶體管M12的源極連接至第五輸入端IN5，用來接收第一電平信號(hào)VGl。第三電容C3連接于第八晶體管M8的柵極與第一輸入端INl之間，第三電容C3與第一輸入端INl的連接點(diǎn)為第三節(jié)點(diǎn)N3。第四電容C4連接于第七晶體管M7的柵極與第五輸入端IN5之間。
[0074]在上述結(jié)構(gòu)的基礎(chǔ)上，各模塊包含的晶體管均為P型溝道薄膜晶體管。在此基礎(chǔ)上第一輸入端INl接入的第一脈沖信號(hào)PS1，其作為有效驅(qū)動(dòng)信號(hào)的部分為低電平信號(hào)，而高電平信號(hào)則為無效驅(qū)動(dòng)信號(hào)，即第一脈沖信號(hào)PSl在不同的時(shí)間段其電位值不同，當(dāng)其為高電平信號(hào)時(shí)，不能使柵極連接到它的第一晶體管Ml和第二晶體管M2開啟，所以是無效驅(qū)動(dòng)信號(hào)；而當(dāng)其為低電平信號(hào)時(shí)，能使柵極連接到它的第一晶體管Ml和第二晶體管M2開啟，所以是有效驅(qū)動(dòng)信號(hào)。第三脈沖信號(hào)PS3作為第三輸入模塊的驅(qū)動(dòng)信號(hào)，當(dāng)其為低電平時(shí)為有效的驅(qū)動(dòng)信號(hào)，當(dāng)其為高電平時(shí)為無效的驅(qū)動(dòng)信號(hào)。并且在上述結(jié)構(gòu)的基礎(chǔ)上，第一電平信號(hào)VGl的電位比第二電平信號(hào)VG2的電位高，即第一電平信號(hào)VGl為高電平信號(hào)VGH，第二電平信號(hào)VG2為低電平信號(hào)VGL。
[0075]根據(jù)移位寄存器的具體應(yīng)用環(huán)境，其實(shí)現(xiàn)移位的信號(hào)可能是高電平信號(hào)，也有可能是低電平信號(hào)，在本實(shí)施例中，該移位寄存器用來向有機(jī)發(fā)光顯示面板提供發(fā)光驅(qū)動(dòng)信號(hào)。通常在有機(jī)發(fā)光面板中，發(fā)光驅(qū)動(dòng)信號(hào)為高電平信號(hào)。所以在本實(shí)施例提供的移位寄存器中，第二輸入端IN2接入的第二脈沖信號(hào)PS2，當(dāng)其為高電平信號(hào)時(shí)，為有效移位信號(hào)，由上一級(jí)移位寄存器輸出用來觸發(fā)與上級(jí)移位寄存器連接的有機(jī)發(fā)光元件并用來觸發(fā)本級(jí)移位寄存器；而本級(jí)移位寄存器的第一輸出端OUl輸出的第四脈沖信號(hào)PS4，當(dāng)其為高電平信號(hào)時(shí)為有效的移位信號(hào)，用來觸發(fā)和本級(jí)移位寄存器連接的有機(jī)發(fā)光元件和觸發(fā)下級(jí)移位寄存器。本實(shí)施例中，第二脈沖信號(hào)PS2和第四脈沖信號(hào)PS4為低電平信號(hào)時(shí)，為無效的移位信號(hào)。
[0076]請(qǐng)參考圖5b，為圖5a提供的移位寄存器對(duì)應(yīng)的驅(qū)動(dòng)時(shí)序不意圖。
[0077]由于第一輸入模塊10、第二輸入模塊20、輸出模塊30的連接與信號(hào)輸入與圖3a所不的實(shí)施例相同，所以第一輸入模塊10、第二輸入模塊20和輸出模塊30的各時(shí)間段各節(jié)點(diǎn)及輸入輸出波形與圖3b中相同，在此不再贅述。
[0078]在第一時(shí)間段Tl，第七輸入端IN7輸入第三脈沖信號(hào)PS3，第三脈沖信號(hào)PS3在該階段為低電平信號(hào)，為有效的驅(qū)動(dòng)信號(hào)。此時(shí)第一時(shí)鐘信號(hào)CK為低，第十晶體管MlO和第十一晶體管Mll打開。第二電平信號(hào)VG2為低電平信號(hào)，第九晶體管M9打開。第三脈沖信號(hào)PS經(jīng)第十晶體管MlO和第九晶體管M9傳輸至第八晶體管M8的柵極，由于此時(shí)第三脈沖信號(hào)PS3為低電平信號(hào)，第八晶體管M8打開，第二時(shí)鐘信號(hào)CKB傳輸至第一輸入端INl，由于第二時(shí)鐘信號(hào)CKB此時(shí)為高電平，第一輸入端INl輸出的第一脈沖信號(hào)PSl此時(shí)為高電平，為無效的驅(qū)動(dòng)信號(hào)，不能使第一輸入模塊10的第一晶體管Ml和第二晶體管M2工作。同時(shí)，第二電平信號(hào)VG2經(jīng)過第十一晶體管Mll傳輸至第四節(jié)點(diǎn)，控制第七晶體管M7打開，第五輸入端IN5上輸入的第一電平信號(hào)VGl傳輸至第一輸入端IN1，由于第一電平信號(hào)VGl為高電平信號(hào)，所以對(duì)第一輸入端INl的輸出無影響。
[0079]在第二時(shí)間段T2，第一時(shí)鐘信號(hào)CK為高，第二時(shí)鐘信號(hào)CKB為低，第三脈沖信號(hào)PS3為高電平信號(hào)。第十晶體管M10、第^^一晶體管Mll關(guān)閉，第八晶體管M8柵極保持第一時(shí)間段Tl時(shí)的地點(diǎn)為，第八晶體管M8打開，第二時(shí)鐘信號(hào)CKB傳輸至第一輸入端INl，由于第二時(shí)鐘信號(hào)CKB此時(shí)為低，所以第一輸入端INl