所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)電連接；所述輸出模塊與所述第二輸入模塊在所述第一節(jié)點(diǎn)電連接。2.如權(quán)利要求1所述的移位寄存器，其特征在于，所述第二輸入模塊包括第三晶體管和第一電容；所述第三晶體管的柵極連接所述第三輸入端，所述第三晶體管的源極連接所述第二輸入端，所述第三晶體管的漏極連接所述第一節(jié)點(diǎn)；所述第一電容連接于所述第一節(jié)點(diǎn)與所述第四輸入端之間。3.如權(quán)利要求1所述的移位寄存器，其特征在于，所述輸出模塊包括第四晶體管、第五晶體管、第六晶體管、第二電容；所述第四晶體管的柵極連接所述第一節(jié)點(diǎn)，所述第四晶體管的源極連接所述第六輸入端，所述第四晶體管的漏極連接所述第一輸出端；所述第五晶體管的柵極連接所述第二節(jié)點(diǎn)，所述第五晶體管的源極連接所述第五輸入端，所述第五晶體管的漏極連接所述第一輸出端；所述第六晶體管的柵極連接所述第一節(jié)點(diǎn)，所述第六晶體管的源極連接所述第五輸入端，所述第六晶體管的漏極連接所述第二節(jié)點(diǎn)；所述第二電容連接于所述第二節(jié)點(diǎn)和所述第五輸入端之間。4.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括第三輸入模塊、第七輸入端； 所述第三輸入模塊與所述第三輸入端、所述第四輸入端、所述第五輸入端、所述第六輸入端、所述第七輸入端和所述第一輸入端連接； 所述第七輸入端接入第三脈沖信號； 所述第一輸入端作為第三輸入模塊的輸出端，以向所述第一輸入模塊輸出所述第一脈沖信號。5.如權(quán)利要求1所述的移位寄存器，其特征在于，還包括第三輸入模塊、第七輸入端、第八輸入端、第九輸入端和第二輸出端； 所述第三輸入模塊與所述第五輸入端、所述第六輸入端、所述第七輸入端、所述第八輸入端、所述第九輸入端和所述第二輸出端連接； 所述第七輸入端接入第三脈沖信號，所述第八輸入端接入第三時鐘信號，所述第九輸入端接入第四時鐘信號； 所述第二輸出端和所述第一輸入端在第三節(jié)點(diǎn)電連接，以向所述第一輸入端輸出第一脈沖信號。6.如權(quán)利要求5所述的移位寄存器，其特征在于，所述第一時鐘信號和所述第二時鐘信號具有第一相位變化周期tl，所述第三時鐘信號和所述第四時鐘信號具有第二相位變化周期t2，其中tl = 2*t2。7.如權(quán)利要求1所述的移位寄存器，其特征在于，包括多個晶體管，所述多個晶體管為P型溝道薄膜晶體管，所述第一電平信號的電位比所述第二電平信號的電位高。8.如權(quán)利要求1所述的移位寄存器，其特征在于，包括多個晶體管，所述多個晶體管為N型溝道薄膜晶體管，所述第一電平信號的電位比第二電平信號的電位低。9.一種移位寄存器的驅(qū)動方法，該移位寄存器包括第一輸入模塊、第二輸入模塊和輸出模塊；所述第一輸入模塊、所述第二輸入模塊、所述輸出模塊在第一節(jié)點(diǎn)電連接；所述輸出模塊與所述第一輸入模塊在第二節(jié)點(diǎn)電連接； 所述第一輸入模塊包括第一晶體管和第二晶體管；所述第一晶體管的柵極連接第一輸入端，所述第一晶體管的源極連接第五輸入端，所述第一晶體管的漏極連接第一節(jié)點(diǎn)；所述第二晶體管的柵極連接所述第一輸入端，所述第二晶體管的源極連接第四輸入端，所述第二晶體管的漏極連接第二節(jié)點(diǎn)； 該驅(qū)動方法包括: 第一時間段；與所述第二輸入模塊連接的第二輸入端輸入第二脈沖信號，與所述第二輸入模塊連接的第三輸入端輸入的第一時鐘信號控制所述第二輸入模塊將所述第二脈沖信號傳輸至所述第一節(jié)點(diǎn)； 第二時間段:所述第一輸入端輸入第一脈沖信號，控制所述第一晶體管和所述第二晶體管打開，所述第一晶體管將所述第五輸入端接入的第一電平信號傳輸至所述第一節(jié)點(diǎn)，所述第二晶體管將所述第四輸入端接入的第二時鐘信號傳輸至所述第二節(jié)點(diǎn)；所述第二節(jié)點(diǎn)上的第二時鐘信號控制所述輸出模塊輸出第四脈沖信號； 第三時間段:所述第一時鐘信號控制所述第二輸入模塊將所述第二脈沖信號傳輸至所述第一節(jié)點(diǎn)；所述第一節(jié)點(diǎn)上的第二脈沖信號控制所述輸出模塊輸出第四脈沖信號； 所述第二脈沖信號在所述第一時間段和所述第二時間段相位相反；所述第四脈沖信號在所述第二時間段與所述第三時間段相位相反，所述第一時鐘信號和所述第二時鐘信號在所述第一時間段、第二時間段、第三時間段相位均相反。10.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，還包括:第一過渡時間段和第二過渡時間段，所述第一過渡時間段處于所述第一時間段與所述第二時間段之間，所述第二過渡時間段處于所述第二時間段與所述第三時間段之間；所述第一時鐘信號和所述第二時鐘信號在所述第一過渡時間段和所述第二過渡時間段的相位相同。11.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，所述第二輸入模塊包括第三晶體管和第一電容；所述第三晶體管的柵極連接所述第三輸入端，所述第三晶體管的源極連接所述第二輸入端，所述第三晶體管的漏極連接所述第一節(jié)點(diǎn)；所述第一電容連接于所述第一節(jié)點(diǎn)與所述第四輸入端之間； 在所述第一時間段，所述第一時鐘信號控制所述第三晶體管打開，所述晶體管將所述第二脈沖信號傳輸至所述第一節(jié)點(diǎn)，并由于所述第一電容的作用，第一節(jié)點(diǎn)的電位在所述第一時間段得到保持； 在所述第二時間段，所述第一時鐘信號控制所述第三晶體管關(guān)閉； 在所述第三時間段，所述第一時鐘信號控制所述第三晶體管打開，所述第三晶體管將所述第二脈沖信號傳輸至所述第一節(jié)點(diǎn)，并由于所述第一電容的作用，第一節(jié)點(diǎn)的電位在所述第三時間段得到保持。12.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，所述輸出模塊包括第四晶體管、第五晶體管、第六晶體管、第二電容；所述第四晶體管的柵極連接所述第一節(jié)點(diǎn)，所述第四晶體管的源極連接第六輸入端，所述第四晶體管的漏極連接第一輸出端；所述第五晶體管的柵極連接所述第二節(jié)點(diǎn)，所述第五晶體管的源極連接所述第五輸入端，所述第五晶體管的漏極連接所述第一輸出端；所述第六晶體管的柵極連接所述第一節(jié)點(diǎn)，所述第六晶體管的源極連接所述第五輸入端，所述第六晶體管的漏極連接所述第二節(jié)點(diǎn)；所述第二電容連接與所述第二節(jié)點(diǎn)和所述第五輸入端之間； 在所述第一時間段，所述第一節(jié)點(diǎn)的電位控制所述第四晶體管和所述第六晶體管關(guān)閉；所述第二節(jié)點(diǎn)由于所述第二電容的耦合保持接入所述第五輸入端的第一電平信號的電位，所述第二節(jié)點(diǎn)的電位控制所述第五晶體管關(guān)閉； 在所述第二時間段，第一節(jié)點(diǎn)由于所述第一輸入模塊的作用保持所述第一電平信號的電位，第二節(jié)點(diǎn)由于所述第一輸入模塊的作用保持所述第二時鐘信號的電位；所述第一節(jié)點(diǎn)的電位控制所述第四晶體管和所述第六晶體管保持關(guān)閉狀態(tài)；所述第二節(jié)點(diǎn)的電位控制所述第五晶體管打開，所述第五晶體管將接入所述第五輸入端的所述第一電平信號傳輸至所述第一輸出端； 在所述第三時間段，所述第一節(jié)點(diǎn)由于所述第二輸入模塊的作用保持接入所述第二輸入端的第二脈沖信號的電位；所述第一節(jié)點(diǎn)的電位控制所述第四晶體管和所述第六晶體管打開；所述第四晶體管將接入所述第六輸入端的第二電平信號傳輸至第一輸出端；所述第六晶體管將所述第一電平信號傳輸至所述第二節(jié)點(diǎn)，所述第二節(jié)點(diǎn)保持所述第一電平信號的電位并控制所述第五晶體管關(guān)閉。13.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，所述移位寄存器還包括第三輸入模塊、第七輸入端和第二輸出端；所述第三輸入模塊與所述第三輸入端、所述第四輸入端、所述第五輸入端、所述第六輸入端、第七輸入端和第二輸出端連接；所述第二輸出端和所述第一輸入端在所述第三節(jié)點(diǎn)電連接； 在所述第一時間段，所述第七輸入端輸入第三脈沖信號； 在所述第二時間段，所述第二輸出端輸出所述第一脈沖信號。14.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，所述移位寄存器還包括第三輸入模塊、第七輸入端、第八輸入端、第九輸入端和第二輸出端；所述第三輸入模塊與所述第五輸入端、所述第六輸入端、所述第七輸入端、所述第八輸入端、所述第九輸入端和所述第二輸出端連接；所述第二輸出端和所述第一輸入端在第三節(jié)點(diǎn)電連接； 在所述第一時間段，所述第七輸入端輸入第三脈沖信號； 在所述第二時間段，所述第二輸出端輸出所述第一脈沖信號。15.如權(quán)利要求14所述的驅(qū)動方法，其特征在于，所述第八輸入端接入第三時鐘信號，所述第九輸入端接入第四時鐘信號；所述第一時鐘信號和所述第二時鐘信號具有第一相位變化周期tl，所述第三時鐘信號和所述第四時鐘信號具有第二相位變化周期t2，其中tl =2*t2016.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，所述移位寄存器包括多個晶體管，所述多個晶體管為P型溝道薄膜晶體管，所述第一電平信號的電位比第二電平信號的電位低。17.如權(quán)利要求9所述的驅(qū)動方法，其特征在于，所述移位寄存器包括多個晶體管，所述多個晶體管為N型溝道薄膜晶體管，所述第一電平信號比第二電平信號的電位高。
【專利摘要】本發(fā)明提供了一種移位寄存器及其驅(qū)動方法，該移位寄存器包括：第一輸入模塊、第二輸入模塊和輸出模塊；該第一輸入模塊包括第一晶體管和第二晶體管；該第一晶體管的柵極接入第一脈沖信號，源極接入第一電平信號，漏極連接第一節(jié)點(diǎn)；該第二晶體管的柵極接入第一脈沖信號，源極接入第二時鐘信號，漏極連接第二節(jié)點(diǎn)。第二輸入模塊接入第二脈沖信號、第一時鐘信號和第二時鐘信號，并且與第一輸入模塊在第一節(jié)點(diǎn)電連接。輸出模塊接入第一電平信號和第二電平信號，并連接第一輸出端；且輸出模塊與第一輸入模塊在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)電連接；與第二輸入模塊在第一節(jié)點(diǎn)電連接。本發(fā)明提供的移位寄存器的穩(wěn)定性好、傳輸性能優(yōu)異、工作穩(wěn)定、性能良好，解決了現(xiàn)有技術(shù)中移位寄存器穩(wěn)定性差、工作不穩(wěn)定的情況。
【IPC分類】G09G3/32, G11C19/28
【公開號】CN104952396
【申請?zhí)枴緾N201510386680
【發(fā)明人】李元, 錢棟
【申請人】上海天馬有機(jī)發(fā)光顯示技術(shù)有限公司, 天馬微電子股份有限公司
【公開日】2015年9月30日
【申請日】2015年6月30日